固支-简支边界条件下脱层梁的自由振动

应用简单梁理论研究了预定脱层对一端固支一端简支层合梁前8阶自然频率的影响。结果表明，脱层降低了自然频率；脱层长度越长，自然频率的下降越多。对于1－4阶频率来说，脱层对偶数阶频率的影响大于对奇数阶频率的影响,对于5－8阶频率来说，脱层对频率的影响差别不大，频率随着脱层长度的增加近似于直线下降。     

不同温度下的频率失谐对单泡声致发光影响的实验观察

报道了驱动频率和谐振器本征频率不匹配对单泡声致发光强度的影响．实验结果表明：系统在一定的频率失谐范围内都可以实现单泡声致发光，但在不同的频率驱动下，有着不同的发光强度，并存在一个最佳频率，在该频率驱动下的发光强度达到最强．还对这种频率相关性在不同温度下的表现进行了研究，结果表明随着温度的上升，可发光的上限、下限和最佳频率升高，可发光频率宽度变宽．这些频率的随温度升高而升高，在理论上可以从声速与温度的关系上进行解释．同时，也测定了可发光的频率-声压参数域，以及它随温度的变化关系．     

一种新的频率测量与报警系统的研制

频率是电能质量的重要指标之一，针对电网调度运行的特点和频率测量的目的，研制开发了电力系统频率测量与报警系统。分析研究了DFT和参考点两种高性能的频率测量方法，并通过反复试验对其分别进行了改进，将它们综合到一个系统中以适应不同的现场条件和测量要求。同时结合测量过程又对频率变化率的测量计算进行了初步分析，增加了自动报警功能，能有效提高运行人员和自动化装置的反应速度，减少频率越限时间，使频率监控由被动走向主动。本系统基于虚拟仪器平台开发，可进一步拓展基于Internet和GPS的实时同步广域频率监控网。     

一种新的频率合成方法

提出了一种新的频率合成方法，该方法的基本思想是，按照一种特定算法，对于每一个所需的输出频率，对数字锁相环的可程控反馈分频器设置一组不同的分频系数，以使环路鉴相器输出端干扰的频率与频率分辨率相互独立，从而便可同时获得高的频率分辨率和较大的环路带度。     

红外传感器在障碍物探测应用中的抗干扰问题

避开环境红外光频率确定红外传感器接收器中带通滤波器的中心频率，根据带通滤波器中心频率选择发射器的发射频率，根据接收器响应时间选择发射器发射的红外光的调制频率，采用左右发射和轮流发光的机制，单片机多次查询接收器状态并对其加以分析，有效抑制了环境红外干扰信号，为机器人行为决策提供准确的障碍物信息。     

杂质引起的双原子链晶格振动频率的变化

对含单个杂质的双原子链的晶格振动模型的振动方程进行求解，得到了晶格振动频率和局域模频率的解析解，给出了该模型中杂质对双原子链的光学振动频率和声学振动频率的影响，并对局域模进行简要讨论。     

对应原理对氢原子辐射频率应用的一个误解

对应原理对玻尔氢原子辐射频率应用时，只能有一个量子频率与经典频率对应，而不是该原理所要求的一一对应，本文分析了产生该矛盾的原因，并给出了解决方法。     

超声清洗槽槽底谐频率研究

分析了矩形超声清洗槽槽底自由振动时的谐频率，通过与棒振动方程对比，对槽底振动方程进行恰当分解，在四周固定的边条件下，推导出其谐频率方程，孙出了谐频率的表达式，给出谐频率与槽底长、宽之间的关系。     

菲涅尔区相位修正反射面天线的频率特性

从菲涅尔区相位修正结构对斜入射平面波形成的取焦场表达式出发，分别从正入射情形下焦点处场的频率变化，任意入射时焦散区内聚焦场的频率变化以及小频率变化时相位修正量和修正区域对聚焦场频率变化特性的贡献等几个方面，详细地分析了这一聚焦结构的频率变化特性。通过数值计算，给出一组定量的分析结果，对这一聚焦结构的设计及应用有积极的指导作用。     

小数分频锁相环的杂散分析

利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下，提高输出信号频率分辨率，从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题，目前尚未见到对它进行的详细分析，详细分析了小数分频杂散产生的机理及它的影响，并提出了消除小数杂数的方法。     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.     

一种X波段宽带快速跳频频率源

针对快速跳频和低杂散的要求,提出一体化频率源设计方法,综合考虑了高速鉴频鉴相、大环路带宽设计和系统级直接数字合成(DDS)频率规划.利用这种设计方法,采用DDS激励快速锁相环(FL-PLL)结构,成功设计并实现了一种宽带快速跳频X波段频率源.实测结果表明,其输出频带为10.5～11.5 GHz;在极端1 GHz频率跳变条件下,正向跳频时间为0.42μs,负向跳频时间为0.30μs;无失真动态范围为—61.3 dBc;相位噪声为—100dBc/Hz@1kHz;最小跳频间隔为12 Hz.     

一种基于ΣΔ调制的RFID分数频率综合器

提出一种基于∑?调制的RFID分数频率综合器的设计方案，并详细分析方案的性能指标.仿真结果表明该方案能有效地解决频率杂散问题，可抑制频率综合器在中等频偏处的相位噪声，因此在RFID系统中具有广泛的应用前景.     

吞除脉冲式数字锁相频率合成器的设计

文章介绍了通信系统中的吞除脉冲技术,然后分析了专用数字集成锁相频率合成器MC145152-2芯片的结构特点及应用原理,最后详细介绍了一种用MC145152-2芯片配合外置分频器MC12018构成吞除脉冲式数字锁相频率合成器电路的设计方法.     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

多环锁相频率合成器的设计

本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率,又得到了较高的频率分辨率。     

基于MC145159的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.     

适用于多种无线通信标准的宽带CMOS频率综合器

采用小数分频锁相环路、正交单边带混频器和除2除法器设计了一款全集成CMOS频率综合器,以满足多种无线通信标准的要求.提出基于双模压控振荡器（DMVCO）的频率综合器架构,一方面能够通过除2除法器覆盖3GHz以下的无线通信频段,另一方面DMVCO自身又替代了额外的多相滤波器来抑制混频器引入的镜像杂散.频率自动校准电路能对压控振荡器的频率进行快速、准确的校准.频率综合器采用TSMC 0.13μmCMOS工艺进行设计.仿真结果表明,在输出频率为900MHz时频偏在0.6MHz处,频率综合器的相位噪声为-122dBc/Hz;在功耗不大于56mW的情况下,频率综合器实现了0.4～6GHz的频率覆盖范围.     

频率合成器中延时线鉴频技术研究

详细讨论了具有延时鉴频器反馈网络的低相噪频率合成器的设计技术，对延时鉴频器的传递函数和环路相噪进行了深入地分析。延时鉴频技术运用于单环频率合成器实现了15dB以上的相噪改善，并且没有太大地改变VCO调谐特性。