混合信号处理实现2D-DCT的CMOS图像传感器结构

为了减少原有混合信号处理方法实现二维离散余弦变换(2D-DCT)的运算周期,提出了一种新型的CMOS图像传感器(CIS)结构.该结构利用2D-DCT可以行列分离以及变换核对称的原理,对像素阵列进行8×8分块,增添采样电容阵列,通过寄存器控制、选择相应核系数的电容比例、结合模拟累加器完成列变换,通过电容复用和数字域累加完成行变换.对结构进行建模验证,结果表明:此结构能够正确实现2D-DCT,保留15.63%DCT系数压缩时,峰值信噪比(PSNR)达到73.54,dB,运算周期缩短为原有混合信号处理方法的25%.该结构提高了传统CIS的输出效率,适用于无线视频传感网络、生物医疗等低功耗高效率成像系统.     

移动数字电视调谐器中低噪声模拟滤波器的设计

为了降低零中频移动数字电视调谐器中模拟滤波器的噪声,提出了一种新的基于低噪声运算放大器设计的技术.该技术通过对运放共模回馈小信号等效电路的分析,采用左半平面零点对电路进行稳定性补偿,在保证相位裕度的前提下优化晶体管尺寸,降低低频闪烁噪声.仿真结果表明,同优化前相比,该运放在1 kHz处的噪声系数降低约3.4 dB.应用该技术设计了一个8阶切比雪夫Ⅱ型低通滤波器,该滤波器具有2.85 MHz、3.33 MHz、3.8 MHz 3种可编程带宽模式,在偏离带宽1.4 MHz处实现了45 dB衰减.芯片采用台积电0.18μm混合信号1P 6M CMOS工艺设计,面积为2.4 mm×0.72 mm.对电路进行了带版图寄生的后仿真,结果表明滤波器的噪声性能满足系统设计要求.     

应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86～5.28和3.14～3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz.     

基于和图分解的三值电流型CMOS电路设计及算法研究

本文在分析了电流型CMOS电路的物理结构特点后,定义了适用于电流型CMOS电路设计的运算及电路结构.针对二变量三值电流型CMOS电路,引入了函数基本项及其和图.然后通过和图分解,将多值逻辑函数分解为适合电流型CMOS电路实现的子函数,从而得到对应电路.举例说明了分解过程和具体二变量三值电流型CMOS电路的设计过程.设计结果表明了该算法的有效性和可操作性.     

瞬时缩展模拟CMOS高频连续小波变换电路

小波函数和小波变换网络的瞬时缩展技术综合是电网络综合的新理论、新方法．本文利用对数域电路实现连续小波变换,提出的模拟CMOS高频连续小波变换电路能实现高频输入信号的时频分解,电路中的振荡器电路采用的是完全的电流模式对数域电路．并由此对数域振荡器设计和实现电流模式锁相环,从而提出了模拟连续小波变换的电路设计和实现、结果显示电路能在低电压低功率时得到宽动态范围的运用、     

应用于眼压信号检测的低噪声前置放大器设计

基于SMIC 180nm CMOS工艺,设计并实现了一款应用于眼压信号检测系统的低噪声前置放大器.该放大器使用二极管连接的MOS管实现GΩ级别的大电阻,在反馈回路中该伪电阻与反馈电容并联在低频段产生高通截止点以抑制直流失调电压和低频噪声,达到较好的噪声性能.后仿真结果显示:低噪声前置放大器的直流增益为40dB,有效带宽从0.25Hz到46kHz,在低频频率100Hz处的等效输入噪声为197.3nVrms,采用1.8V的电压供电,核心电路功耗为32.4μW,芯片面积为0.75mm×0.62mm.     

低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.     

基于90 nm SOI CMOS工艺的24 GHz信号发生器

SOI CMOS工艺具有高的截止频率和良好的温度稳定性,能够满足微波毫米波雷达收发芯片在多种应用场景下的使用要求.采用90 nm SOI CMOS工艺,设计一种A类无输出阻抗匹配网络Stacked-FET功率放大器,改善了功率放大器的饱和输出功率和可靠性.基于此功率放大器设计并实现了一款24 GHz信号发生器电路.通过电磁场仿真分析研究了Dummy金属对片上螺旋电感性能的影响.经流片加工测试,结果表明,该信号发生器电路能够输出22.2～24.7 GHz的信号,平均输出功率为8.83 dBm,峰值输出功率为10.5 dBm.在偏1 MHz和10 MHz处压控振荡器的相位噪声分别为-91 dBc/Hz和-123 dBc/Hz.芯片面积为1.4 mm×1.4 mm.     

一种用于脉冲超宽带接收机的0.18-μm CMOS工艺的高增益检波器

设计了一个用于非相干脉冲超宽带接收机的0.18-μm CMOS工艺的能量检波器.该检波器包含了输入匹配模块、平方电路、翻转电压跟随器-电流检测电路、跨导级以及输出缓冲器.平方电路运用饱和区晶体管的平方律特性对输入差分信号进行平方,所得到的输出电流由翻转电压跟随器-电流检测电路转换成电压.跨导级对该信号进行放大并积分得到所接受的能量.测试结果可以看出,当输入信号的峰峰值超过60mV时,在高达300 MHz的频率下检波增益可以达到10 dB.而最小检测幅度为13 mV,此时的检波增益为5 dB.在移除输出缓冲器之后,输出脉冲的幅度将增加一倍.不计及测试焊盘,芯片面积为0.23 mm×0.3 mm.电路由一个1.8 V的电源供电,核心电路电流为3.5 mA.该检波器已成功应用于开关键控方式的接收机以实现高速宽带通信.     

具备时间延迟积分的高性能线阵288×4 CMOS读出电路

描述了一种高性能CMOS线阵288×4读出电路的设计.该读出电路是一个大规模混合信号电路,集成了时间延迟积分以提高信噪比,实现了缺陷像素剔除以提高阵列的可靠性.其他特征包括积分时间可调,多级增益,双向扫描,超采样,以及内建电测试.该芯片采用1.2μm双层多晶硅双层金属CMOS工艺.测量得到的总功耗约为24mW,工作电压5V.     

模/ 数混合集成电路中的数字开关噪声分析

本文分析了静态CMOS逻辑开关在模 数混合集成电路中的开关特性、噪声特性、功耗及功耗延迟积等对其性能的影响 ,并提出用电流控制逻辑结构代替静态CMOS逻辑 ,实现低电压工作性能和峰值噪声电流下降     

10-bit 100-Ms/s视频模拟前端IP核的设计

设计了一个10 bit,100 Ms/s视频模拟前端IP核,并用台积电(TSMC)0.18μm 1.8/3.3 V互补金属氧化物半导体(CMOS)纯数字工艺进行了仿真.电路中模拟部分采用3.3 V电源电压,仿真结果显示当输入信号为18 MHz,信号幅度为满幅(单端1 V,差分2 V)时,输出信号信号-噪声-失真比(SNDR)为60 dB.整个电路的功耗为73 mA,版图面积为2 mm×2.5 mm.     

传输-箝位理论及在交流能源低功耗CMOS电路设计中的应用

从钟控信号的混合逻辑代数表示出发,研究传输—箝位理论在利用渐变功率时钟的低功耗CMOS电路设计中的应用.在钟控信号基础上,先讨论了钟控信号的混合逻辑表示,然后提出传输电压开关在钟控信号下的实现,同时提出箝位运算以及电路实现.在此基础上进一步讨论了传输—箝位理论在采用交流能源的钟控CMOS电路设计中的应用.PSPICE模拟证明,利用传输—箝位理论所设计的电路具有正确的逻辑功能及较为明显能量恢复特性,并具有较为可观的能耗节省.     

低功耗10 bit 40 MS/s流水线型ADC设计

为实现高速低功耗的模数转换,设计了一个工作电压为3.3 V,采样精度为10 bit,采样频率为40 MS/s,流水线结构的模数转换器(ADC).该ADC基于0.35μm互补金属氧化物半导体(CMOS)工艺,通过优化运算跨导放大器(OTA)和低失调动态比较器电流,提高了转换精度,降低了功耗.ADC采用差分输入输出电路,减小了系统噪声的影响.其信噪比为58.3 dB,有效位数为9.4 bit,核心电路面积为1.2 mm×0.8 mm,功耗小于30 mW.     

1.5 V 0.35μm CMOS 3.2 Gb/s 1:4分接器设计

采用CSM 0.35μm CMOS工艺,设计了低电压高速1∶4分接器.分接器采用半时钟树型结构,由1个高速1∶2分接器和2个低速1∶2分接器级联而成.整个电路实现的基本单元为共栅动态负载锁存器.电路最高可工作在3.2 Gb/s,电源电压为1.5 V,整体电路功耗约为120 mW,芯片面积为0.675 mm×0.675 mm.     

应用于CIS的高速低功耗LVDS驱动电路设计

随着CMOS 图像传感器(CIS)在空间分辨率和时间分辨率的不断提升,CIS 的数据量在不断增加;同时,现代社会对低功耗CIS 的需求也越来越多. 设计了应用于CIS 的高速低功耗低压差分信号(LVDS)驱动电路.采用输出摆率控制的电流开关驱动器,该结构不需要在电流开关驱动器的输出端外接匹配电阻实现阻抗匹配,从而减小了电路的功耗;同时利用电流开关驱动器的电流源来实现预加重功能,没有额外的电流源和控制电流源的辅助电路,因此减小了LVDS 驱动电路的整体功耗. 论文采用0.13 μm CMOS 工艺绘制LVDS 驱动电路的版图,面积为0.025 mm2. 在不同工艺角、电源电压和温度下后仿结果为:LVDS 驱动电路在速率为2 Gbit/s 时的最高功耗为23.43 mW,此时在100 Ω 的终端电阻上的摆幅为439 mV,输出共模电平为1.26 V,抖动为15.0 ps.     

320×256红外焦平面阵列读出电路的设计

提出了一种320×256红外焦平面阵列读出电路的原理及电路设计,采用直接注入的单元电路,在给定的单元面积内可以获得较大的积分电容。相关的320×256阵列读出电路已经在0.5μm双层多晶三层铝N阱CMOS工艺线上实现,整体芯片的面积为9.0 mm×11.2 mm。实测结果表明芯片在常温和低温77 K时都工作正常,工作频率大于5 MHz,整电路的功耗为48 mW左右,动态范围是75 dB,噪声电压为0.5 mV。     

模/数混合集成电路中的数字开关噪声分析

本文分析了静态CMOS逻辑开关在模/数混合集成电路中的开关特性、噪声特性和功耗及功耗延迟积等性能的影响,并用电流控制逻辑结构代替静态CMOS逻辑,实现低电压工作性能和峰值噪声电流下降.     

应用于MEMS基频率源的CMOS温度传感器

基于TSMC 0.18μm 1P6M CMOS工艺设计了用于在片测温的CMOS温度传感器.该温度传感器采用双极型晶体管为测温核心器件,使用缩放式模数转换器(ZOOM ADC)来实现温度信息的读取.温度前端电路采用动态匹配技术(DEM)和斩波技术来降低电流源失配和运放失调,实现对电流增益β_F的补偿,提高电路的精度.同时,将ADC所需的控制时钟电路集成在片内,降低了系统应用的复杂度,整个系统面积为780μm×800μm.仿真表明,在1.8 V电源电压下电路的静态功耗为240μW,通过两点拟合校正后,实现了在-55℃～125℃量程内的测温精度为±0.5℃.     

基于电流模电路的CMOS模拟乘法器设计

以基本电流模电路为基础,分别对两种常用工艺,即双极性和CMOS工艺的电流平方电路进行了分析。它们分别由跨导线性环和电流镜基本电路构成。主要对CMOS器件构成的电流平方电路进行了设计与分析。最后设计了一种以MOS电流平方电路为主要模块的乘法器电路,实现了电流信号的相乘运算,并通过仿真验证了结果的正确性。