| 低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计 |
| |
| 引用本文： | 潘敏,冯军.低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计[J].东南大学学报(自然科学版),2013,43(2):274-278. |
| |
| 作者姓名： | 潘敏 冯军 |
| |
| 作者单位： | 1. 东南大学射频与光电集成电路研究所,南京210096;合肥工业大学计算机与信息学院,合肥230001
2. 东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划)资助项目，国家国际科技合作资助项目 |
| |
| 摘 要： | 为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.
|
| 关 键 词： | 分接器 低功耗 动态CMOS逻辑 |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
