应用于WLAN的SiGe射频功率放大器的设计

采用0.18μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN)802.11b/g 2.4GHz频段范围内的AB类射频功率放大器.该放大器采用三级放大结构,偏置电路采用电流镜形式的自适应偏置控制电路,具有温度补偿和线性化作用.后仿真结果显示:1dB压缩点输出功率高达27.73dBm,功率增益为25.67dB,电路的S参数在2.4GHz频段内,输出匹配S22小于-10dB,S12小于-60dB.     

基于SiGe BiCMOS的全集成射频功率放大器设计

提出了一种基于SiGe BiCMOS工艺的适用于移动设备的紧凑全集成功率放大器.设计采用cascode驱动级与共发射极功率级级联以提高放大器的功率增益,片上集成CMOS电源以提供偏置电流,采用分布式的镇流电阻和具有热负反馈效果的偏置电路补偿结温以防止放大器在高温工作时失效,并且采用一种紧凑的电路级的热耦合模型对所提出的热稳定措施进行仿真验证.后仿结果表明：PA在3.3 V供电下、2.4~2.5 GHz的工作范围内输出增益为32.5 dB,S11&S22<-10 dB,1 dB压缩点处的输出功率为25.4 dBm,在25 ℃的环境温度下最高结温小于65 ℃（饱和）.芯片面积仅为1.25×0.76 mm2.测试结果表明：在-45~85 ℃的工作环境下,可以在增益要求为26.5~32.9 dB的应用中正常工作.1 dB压缩点处的输出功率为24.3 dBm.采用 20 MHz 64-QAM OFDM信号测试,DEVM达到-30 dB的输出功率为18.1 dBm.     

一个高线性功率预放大器的设计

介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.     

基于基片集成波导功分/合成器的宽带功率放大器研制

基于基片集成波导功分/合成器设计并研制了4路X波段宽带功率合成放大器.功分/合成器由一对4路树状功分器采用背对背方式组成,功分器输入输出端口均包含基片集成波导-微带转接结构,以便于功分/合成器与其他平面器件相连接.在9.3~12.3GHz范围内实测功分/合成器的回波损耗低于-13dB,传输损耗优于-3.3dB.设计并制作了一个X波段4路宽带功率放大器,合成功放在10.4GHz上的1dB压缩点输出功率约为7.1W(连续波工作方式),在8.9~12.3GHz范围内,合成效率大于60%,在9.5GHz上其最大合成效率约为73.6%.测试结果表明,该技术可方便地用于微波与毫米波固态功率放大器设计.     

2.8～8.5 GHz全集成高增益低功耗超宽带低噪声放大器设计

为了在不增加功耗的前提下提高低噪声放大器的增益,本文通过引入电流复用技术,并将偏置管兼作放大管,设计出一款全集成高增益低功耗超宽带低噪声放大器。采用TSMC公司的0.18μm CMOS工艺和Cadence软件对本低噪声放大器电路进行前仿真和后仿真。仿真结果表明,在1.5V的电压供电下,整个电路的功耗(power consumption,PD)为11.7mW,在2.8~8.5GHz的频段内,噪声系数(noise figure,NF)为3.05~4.1dB,正向增益(S21)为18.2~19.9dB,输入回波损耗(S11)、输出回波损耗(S22)均小于-10dB,群延迟为130~320ps,在6GHz处,三阶交调点IIP3为-12.16dBm,达到了设计目标。该低噪声放大器具有高增益低功耗的特点,可用于对增益和功耗要求都较高的接收机中。     

基于SiGe工艺的Ka波段瓦特级功率放大器芯片设计

提出了一种基于0.18 μm SiGe BiCMOS工艺的Ka波段功率放大器(PA),在25-30 GHz的频段内输出功率均达到瓦特级(30 dBm以上).该PA由驱动级与功率级放大器级联组成,两级均使用堆叠结构.其中,最后一级功率级电路采用两路功率合成的方法,所使用的功率合成网络为匹配网络的一部分.每级堆叠结构均采用最优级间匹配技术(相邻堆叠晶体管间匹配),使堆叠结构中每层晶体管达到最优负载阻抗,进而使堆叠结构达到最大输出功率.使用Agilent ADS软件进行PA性能仿真,版图仿真结果显示:工作在25-30 GHz的功率放大器最大输出功率为30.9 dBm,功率附加效率为22.9%,大信号功率-1 dB带宽为5 GHz(25-30 GHz),1 dB压缩点输出功率为28.5 dBm,大信号增益为22.7 dB.     

2.4GHz 0.18μm CMOS Doherty 功率放大器设计

文中采用SMIC 0.18μm CMOS 工艺设计了一款2.4GHz Doherty结构功率放大器。两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE)。模拟显示最大功率输出为28.75dBm,对应PAE为43％,功率1dB压缩点输出功率为26.71dBm, 对应PAE为38％。功率增益为24dB。与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善。     

2.4 GHz 0.18 μm CMOS Doherty 功率放大器设计

采用SMIC 0.18 μm CMOS 工艺设计了一款2.4 GHz Doherty结构功率放大器.两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE).模拟显示最大功率输出为28.75 dBm,对应PAE为43％,功率1 dB压缩点输出功率为26.71 dBm, 对应PAE为38％.功率增益为24 dB.与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善.     

基于键合线模拟的SiGe BiCMOS 915 MHz功率放大器的设计

针对射频识别技术的应用,该文设计了一款全集成的射频功率放大器.该功率放大器的中心工作频率为915MHz,采用0.18μm Si Ge Bi CMOS工艺的两级单端结构.由于键合线的寄生效应会造成功率放大器的输出功率和效率的减小,本文利用HFSS(High Frequency Simulator Structure)软件建立和分析了键合线的模型,并利用ADS(Advanced Design System)软件拟合仿真数据得到了键合线的等效电路.在功率放大器的仿真中,利用键合线的等效电路来模拟键合线的寄生效应,在此基础上优化电路,最终芯片的面积为(1.6×1.2)mm~2.后仿结果表明,在3.3 V的电源电压下,在860 MHz~960 MHz的工作频段类,输入回波损耗小于-12 d B,输出回波损耗小于-15 d B.功率放大器的1 d B压缩点的输出功率为23 d Bm,功率附加效率(Power-Added Efficiency,PAE)大于20%,功率增益为17.8 d B.     

X、Ku波段宽带低噪声放大器的设计

文章利用有损匹配的方法设计了一种覆盖X、Ku波段的宽带低噪声放大器,其工作频率为8～18 GHz,带内功率增益大于32 dB,增益平坦度小于3 dB,输入输出端口的回波损耗S11和S22均优于-7 dB,噪声系数小于2.8 dB,最大输出功率为16 dBm,且具有工作频带宽、输入输出匹配结构简单的特点.     

宽带GaAs MMIC功率放大器的设计

概述了GaAs MMIC放大器的技术发展,探讨了功率单片的设计技术。介绍了一种S/C波段宽带GaAs MMIC功率放大器的设计与工艺制作情况。该芯片采用有耗匹配电路结构,利用HFET工艺制作,在3~6GHz频段内饱和输出功率达到3W,功率增益大于23dB,输入、输出驻波比均小于2.5:1,效率为18~25%。     

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

一种平衡AB类功率放大器的设计

设计优化了一种平衡AB类功率放大器。利用ADS软件和Freescale公司提供的芯片模型,进行了功放的偏置电路和匹配电路的设计仿真。对放大器进行了优化仿真,在仿真中分析了平衡AB类放大器线性度、效率、增益、1 dB压缩点、邻信道功率比ACPR等参量结果。并将其与单管AB类放大器作比较,分析了平衡AB类放大器的优势。     

基于谐波抑制与补偿线技术的非对称Doherty功放设计

为了提高WiMAX信号下doherty功率放大器（doherty power amplifier,DPA）回退点的效率,提出一种基于谐波抑制和补偿线技术的非对称doherty功放（asymmetric doherty power amplifiers,ADPA）结构。该结构在传统ADPA结构的基础上,首先对主功放（carrier）和辅功放（peak）输出匹配电路加入2次、3次谐波电路进行匹配设计,减少晶体管漏极电压电流的重合;然后通过添加补偿线（offset line）的方式,改变carrier和peak的功率分配比,使得整体电路获得更高的效率和输出功率。基于上述谐波抑制和补偿线理论,设计了一款工作在3.4 GHz~3.6 GHz,增益约为13 dB的ADPA。实测结果表明,当饱和输出功率达到48.75 dBm,功率回退9.5 dB时,功率附加效率（power added efficiency,PAE）达到41.8%,5 MHz偏移量的相邻信道功率比（adjacent channel power ratio,ACPR）优于-35 dBc,10 MHz偏移量的ACPR优于-48 dBc。满足WiMAX基站对功放线性度和效率的要求。     

UHF power amplifier design in 0.35μm SiGe BiCMOS

A two-stage power amplifier operated at 925 MHz was designed and fabricated in Jazz' s 0.35μm SiGe BiCMOS process.It was fully integrated excluding the inductors and the output matching network. Under a single 3.3V supply voltage,the off-chip bonding test results indicated that the circuit has a small signal gain of more than 24dB,the input and output reflectance are less than- 24dB and-10dB,re- spectively,and the maximal output power is 23.5 dBm.At output power of 23.1 dBm,the PAE(power added efficiency)is...     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

应用于无线通信基站的Doherty功率放大器

采用Doherty技术设计并实现了一款应用于无线通信基站的S波段高效率功率放大器,通过非对称功率输入的方式使得整个功放在更宽的功率范围内获得高效率。设计中采用了安捷伦公司的先进设计系统软件(advanced design system,ADS),选取恩智浦公司型号为MRF7S21080H与MRF8S21100H的横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor,LDMOS)功放晶体管,两款晶体管的工作频率均为2.14~2.17 GHz。经过电路仿真与实物调试,最终设计并实现了功率回退达到7 dB的功率放大器,其增益为13.5 dB,并且在7 dB功率回退点上效率达到35%,峰值功率效率达到42%。相比其他功率放大器,该放大器具有较大的功率回退范围与更高的效率。结果证明,通过不对称输入方式所设计的Doherty功率放大器可以获得更宽的功率回退范围。     

基于GaAs pHEMT 2.5~4.3 GHz驱动功率放大器芯片设计

为了实现低噪声、高线性度、中功率的指标特性,设计了一款基于GaAs pHEMT工艺的2.5~4.3 GHz驱动功率放大器（power amplifier,PA）,该PA设计采用共源共栅级驱动共源极放大器的双级放大结构,其中共源共栅级驱动放大器可实现良好的隔离度,采用负反馈技术实现输入阻抗匹配和级间阻抗匹配,选取共源极放大器实现高线性度指标。经过流片加工后,实测结果显示,该PA在2.5~4.3 GHz频段可实现25.5±1 dB小信号增益,可以满足5G无线通信系统中Sub-6G频段的典型驱动功率放大器的指标要求,具有广泛的市场应用前景。