利用可编程器件设计DVB—C系统中的RS编码器

通过对RS码的原理和算法进行研究和比较，我们认为使用Berlekamp算法在利用FPGA设计RS编码器时占用的硬件资源较少。本的重点部分说明应用Berlekamp算法设计编码器的方法和过程。     

基于对偶基的比特并行算法实现RS编码

以DVB-C系统中的RS编码为例,参照Berlekamp比特串行乘法器,提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器,可以达到较高的吞吐率,从而可以采用FPGA/CPLD实现高速RS编码.     

差分跳频系统串行级联编码器的设计与改进译码

针对短波差分跳频系统,设计RS码与差分跳频G函数串行级联的编码系统.差分跳频G函数内码采用改进的最大后验算法译码,大大简化了译码复杂度,改善了系统的误码性能,交织采用40×40块交织器,外码RS(15,9)采用Berlekamp Massey译码算法.仿真结果表明,本算法克服了传统短波差分跳频G函数译码的缺点,系统性能得到较大改善.     

用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及FPOA和VHDL的基本特点,并根据RS编码器原理,按照自上而下的思想,利用VHDL在FPGA芯片上实现了RS编码器.     

用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及 FPGA和 VHDL的基本特点 ,并根据 RS编码器原理 ,按照自上而下的思想 ,利用 VHDL 在 FPGA芯片上实现了 RS编码器     

基于对偶基的比特并行算法实现RS编码

以DVB-C系统中的RS编码为例，参照Berlekamp比特串行乘法器，提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器，可以达到较高的吞吐率，从而可以采用FTGA／CPLD实现高速RS编码。     

非二进制RS-Turbo级联码性能研究

介绍了非二进制Turbo码的编码器结构,详细分析了逐符号对数MAP译码算法.在此基础上,设计了一种RS-Turbo级联码方案,该方案包括一个RS(255,239,8)外码和一个非二进制Turbo内码.仿真结果表明,与单纯使用非二进制Turbo码相比,本文提出的级联方案可明显改善高信噪比情况下的BER性能,同时可降低迭代次数.另外,级联RS码可为Turbo迭代译码提供简单可行的停止准则.     

RS编码算法及FPGA实现

本文在分析RS编码原理的基础上,分析了RS编解码的实现方式并在一个FPGA芯片实现多种RS编码方案,设计出适应于不同信道的RS码编码器,该设计结果在实际应用中得到验证。     

RS(255,239)码编码器的设计与实现

分析研究了 RS码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 RS(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .     

CMMB系统中RS编码器的实现

RS码是目前最有效、应用最为广泛的差错控制编码方式之一.CMMB系统中采用RS码作为信道编码的外码,既可以纠正数据信号传输中的随机错误,又可以纠正由于噪声等造成的突发错误.本文在分析CMMB系统中RS码编码原理的基础上,设计了一种基于FPGA的RS编码器,并重点分析了其中能够实现高速运算,且结构简单的的乘法器.     

流水线纠错纠删RS译码器的设计和实现

在传统纠错RS译码器设计的基础上 ,采用分解的无逆B M (iBM )算法和三级流水线的电路结构 ,实现流水线纠错纠删RS译码器的设计 .该设计的特点是 :控制时序简单 ;电路实现简洁 ;纠错能力强 ,可纠错和纠删 ;译码速度高 ,数据吞吐率达到 1byte/时钟 ;采用VerilogHDL实现 ,可重复利用 .该设计应用于DVD数据纠错的实现中 ,达到系统的性能要求 .     

基于FPGA的IMA-ADPCM 编/解码器的设计与实现

 详细研究分析了IMA-ADPCM算法原理及其实现过程,利用FPGA资源消耗低、灵活性强、速度快、性价比突出等优势,使用VerilogHDL硬件描述语言设计并实现了IMA-ADPCM编/解码器.该编/解码器通过了Modelsim仿真测试和Cyclone Ⅲ、Startix Ⅲ、Spartan 6以及Virtex 5等不同系列芯片的下载验证,确保编/解码器的正确性和稳定性.整个设计充分利用了FPGA芯片的资源、硬件结构简单、可靠性高,具有良好的应用前景.     

基于FPGA自平衡控制器的设计

针对旋转编码器角度测量与步进电机控制的特点,介绍了一种基于FPGA为核心器件,运用VHDL硬件描述语言在FPGA中实现旋转编码器倍频、辨向、计数的功能,旋转编码器为角度传感器以及步进电机为驱动的自平衡控制器设计的方法。整个系统利用Quartus编程软件仿真分析正确,硬件实验平台验证该系统运行稳定、测量准确。     

基于FPGA的RS编码器的设计与实现

Reed-Solomon(RS)码是一种重要的纠错码,它对随机性和突发性错误有极强的纠错能力,广泛应用于数字视频广播(DVB)系统和其它数字通信领域.本文介绍了用现场可编程门阵列(FPGA)实现DVB系统中的RS编码器的原理和工作过程,并给出了实现电路及其仿真的输出波形.     

基于FPGA的通用遥控编码器的设计

FPGA是一种新型的高密度大容量的PLD.遥控编码器是遥控发送端的核心器件,针对FLEX10K系列FPGA器件,用MAX plusII开发软件,实现了一种通用遥控编码器的设计,对整个方案和其中的主要模块进行了分析与仿真,这种编码器可以应用在家用电器遥控、车库门控制、防盗报警系统等多种遥控场合.