基于对偶基的比特并行算法实现RS编码

以DVB-C系统中的RS编码为例，参照Berlekamp比特串行乘法器，提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器，可以达到较高的吞吐率，从而可以采用FTGA／CPLD实现高速RS编码。     

CMMB系统中RS编码器的实现

RS码是目前最有效、应用最为广泛的差错控制编码方式之一.CMMB系统中采用RS码作为信道编码的外码,既可以纠正数据信号传输中的随机错误,又可以纠正由于噪声等造成的突发错误.本文在分析CMMB系统中RS码编码原理的基础上,设计了一种基于FPGA的RS编码器,并重点分析了其中能够实现高速运算,且结构简单的的乘法器.     

一种RS(15,9)译码器的FPGA实现

提出一种基于新的域内乘法器的RS(15,9)译码器FPGA解决方案,通过设计合理的流水线和模块化结构,使得此译码器具有实时处理的能力。根据域内乘法的特点,导出域内乘法器的等效按比特与异或逻辑运算形式。FPGA内部有大量的逻辑资源,利用这些逻辑实现的域内乘法器可以工作在更高的频率。将域内除法分解为乘法和求逆两部分,其中求逆运算采用查表法,充分利用FPGA内部SLICE的寄存器资源。仿真表明此译码器可以应用于对处理速度要求苛刻的场合,并且具有实时译码的能力。     

用于语音子频带编码的编解码器的设计与微处理机实现

本文基于Z-80微处理机设计并实现了一种适于语音子频带编码(SBC)的自适应差值脉码调制(ADPCM)编码器,在发送端,编码器把并行输入的16比特二进制数字信号压缩为3比特或4比特码字;在接收端,解码器将其恢复为原来的16比特,选择了最佳参数,3比特与4比特数编码分别能获得25和33分贝的信噪比,用不超过二十片集成电路实现的硬件编码器,以 Z-80A CPU作为算逻单元(4兆赫主频),对每一样值的处理时间小于3200个时钟周期,可接受的输入采样频率高于1200赫兹,能够用于语音(8000赫兹采样)八子频带实时编码,增加外部硬件乘法器可以大大提高编码器的处理速度,使可接受的输入采样频率大于4000赫兹,因此能够用于语音两子频带实时编码,文中对这种编码器的基本算法,阶步参数、计算机仿算和硬件实现进行了详细讨论。     

RS(15,9)编码器IP Core的实现

RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2”)上4位快速有限域乘法的方法，提高了编码电路中乘法器模块的运算速度，并对传统的编码电路进行优化，从而解决了运算速度慢的问题。使用Verilog HDL语言和Verilog7．0软件，设计了RS(15，9)编码器，通过仿真及软、硬件验证了设计的正确性。     

Booth编码在补码乘法中的应用

在数字信号处理中,乘法器是运算单元的核心部件之一,通过Booth编码减少部分积的数量,能提高乘法运算的速度。该文分析了优化乘法器的两种思路,推导了2基Booth编码及4基Booth编码,指出在实现乘法器中优先考虑4基Booth编码的原因,阐述了在应用Booth编码时注意的问题,在实际应用中验证了该方案的有效性和稳定性。     

基于GF(26)上RS码的信息隐藏应用研究

探讨基于GF(26)上的RS码的信息隐藏方法,给出利用RS码码字实现多种信息隐藏方案及其信息隐藏容量计算方法.探讨基于GF(26)上的RS码的信息隐藏方法,给出利用RS码码字实现多种信息隐藏方案及其信息隐藏容量计算方法.合理选择GF(26)上RS码的编码参数,在提高隐藏秘密信息的鲁棒性的同时将秘密信息的嵌入量控制在一定范围内;利用认证密钥与适当的RS码的编码参数相结合,可以达到数字图像的完整性、鲁棒性等认证的目的.研究GF(26)上的RS码在信息隐藏领域的应用,可以根据需要合理选择RS码的编码参数,在提高隐藏秘密信息的鲁棒性的同时将秘密信息的嵌入量控制在一定范围内;利用认证密钥与适当的RS码的编码参数相结合,可以达到数字图像的完整性、鲁棒性等认证的目的.     

基于GF（2^6）上RS码的信息隐藏应用研究

探讨基于GF（2^6）上的RS码的信息隐藏方法，给出利用RS码码字实现多种信息隐藏方案及其信息隐藏容量计算方法，探讨基于GF（2^6）上的RS码的信息隐藏方法，给出利用RS码码字实现多种信息隐藏方案及其信息隐藏容量计算方法，合理选择GF（2^6）上RS码的编码参数，在提高隐藏秘密信息的鲁棒性的同时将秘密信息的嵌入量控制在一定范围内；利用认证密钥与适当的RS码的编码参数相结合，可以达到数字图像的完整性、鲁棒性等认证的目的，研究GF（2^6）上的RS码在信息隐藏领域的应用，可以根据需要合理选择RS码的编码参数，在提高隐藏秘密信息的鲁棒性的同时将秘密信息的嵌入量控制在一定范围内；利用认证密钥与适当的RS码的编码参数相结合，可以达到数字图像的完整性、鲁棒性等认证的目的。     

基于ME算法的RS译码器的原理和FPGA实现

RS（Reed—Solomon）码是具有很强纠错能力的线性分组码,广泛应用于各种通信和存储系统中。文中设计的译码器采用修正的欧几里德算法（MEA）,并在实现中采用公共项提取算法有效地优化了乘法器,以迭代、复用等方法降低了RS码译码硬件实现的复杂度。并用Verilog-HDL语言实现了RS（255,239）码的译码器各个模块的功能。     

软扩频技术及其编码与性能分析

介绍了软扩频系统的基本原理和编码 ,实现框图 ,分析比较了软扩频系统和一般直扩频系统在给定的加性高斯白噪声信道条件下的误比特性能。结果表明 ,软扩频技术的应用 ,可以有效地提高整个系统的误比特性能     

利用可编程器件设计DVB-C系统中的RS编码器

通过对RS码的原理和算法进行研究和比较,我们认为使用Berlekamp算法在利用FPGA设计RS编码器时占用的硬件资源较少.本文的重点部分说明应用Berlekamp算法设计编码器的方法和过程.     

用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及 FPGA和 VHDL的基本特点 ,并根据 RS编码器原理 ,按照自上而下的思想 ,利用 VHDL 在 FPGA芯片上实现了 RS编码器     

基于FPGA的RS编码器的设计与实现

Reed-Solomon(RS)码是一种重要的纠错码,它对随机性和突发性错误有极强的纠错能力,广泛应用于数字视频广播(DVB)系统和其它数字通信领域.本文介绍了用现场可编程门阵列(FPGA)实现DVB系统中的RS编码器的原理和工作过程,并给出了实现电路及其仿真的输出波形.     

差分跳频系统串行级联编码器的设计与改进译码

针对短波差分跳频系统,设计RS码与差分跳频G函数串行级联的编码系统.差分跳频G函数内码采用改进的最大后验算法译码,大大简化了译码复杂度,改善了系统的误码性能,交织采用40×40块交织器,外码RS(15,9)采用Berlekamp Massey译码算法.仿真结果表明,本算法克服了传统短波差分跳频G函数译码的缺点,系统性能得到较大改善.     

RS(255,239)码编码器的设计与实现

分析研究了 RS码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 RS(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .     

Performance Analysis of Data Hiding in MPEG-4 AAC Audio

A high capacity data hiding technique was developed for compressed digital audio. As perceptual audio coding has become the accepted technology for storage and transmission of audio signals, compressed audio information hiding enables robust, imperceptible transmission of data within audio signals, thus allowing valuable information to be attached to the content, such as the song title, lyrics, composer’s name, and artist or property rights related data. This paper describes simultaneous low bitrate encodin...     

基于标定原理的单磁极编码器设计

与光电编码器相比,磁性编码器结构简单,易实现微型化,且不受尘埃和结雾的影响。但其分辨率和精度较低且难以提高,严重制约了其发展和应用。针对单磁极编码器,提出一种基于标定查表的信号处理方式,用高精度光电编码器进行标定,采用FPGA(Field Programmable Gate Array)进行信号处理,采用两相电压分区间查表得到角度值,突破了技术瓶颈,实现了分辨率31 757 p/r、精度12位(4 096线)的角度输出。     

实时MP3语音编码器的DSP设计与实现

给出了一个高质量实时MP3语音编码器的DSP软件以及硬件设计的实现。为了保证高质量的语音压缩,利用浮点数(包括单精度和双精度)的较大的动态范围和较高的计算精度,我们选取了TI的高性能浮点DSP-TMS320C6711作为硬件平台。在编码算法上实现了MP3的全部功能,包括心理模型分析、噪声模型分析以及最佳量化等,同时在联合立体声的编码中进行了略微的改进。该编码器具有十分灵活的控制方式,以满足不同的输入输出以及质量等要求。