一种用于DPA防御的电流平整电路设计

为提高密码芯片抵抗差分功耗分析(DPA)攻击的能力,提出了一种用于DPA防御的新型电流平整电路.电路设计基于0.18 μm CMOS工艺,包括电流检测和电流注入补偿2个模块,占用芯片面积9×103 μm2.仿真结果表明:该电路能够在较宽的频率范围内有效工作,可以将电源端的电流变化削减90％左右,增加了DPA攻击的难度;与算法级或逻辑级的DPA防御措施相比,该电路独立于密码算法,几乎不影响密码芯片原有设计流程,能够在设计的最终阶段作为附加电路与原有密码算法核心电路配合使用,提供晶体管级DPA防御方案.     

高性能密码服务系统体系结构设计

随着大型电子商务和电子政务系统中客户数量的增多,主机端密码系统的性能成为提供安全服务限制因素,针对该问题提出了一种基于高性能、可编程密码模块硬件的密码服务系统体系结构.通过设计统一设备API(Application Program Interface)接口和在模块内的芯片之间实现并行密码运算,该方法可以实现系统密码运算的高性能.该系统已在IBM Services345服务器和密码模块硬件上实现.通过对1024位RSA签名性能与并行密码模块数目间的关系进行测试分析,结果显示,基于该体系结构实现的密码服务系统是高性能的和可扩展的.     

有限域F2n上椭圆曲线密码体制的快速实现

椭圆曲线密码体制高速实现的关键是点的数乘与加法.为了提高运算速度,给出了一种新方法:用数据库避免有限域的逆运算,高速实现了椭圆曲线的加法和点的数乘.与现有的避免逆运算的最优射影算法相比,该算法不但减少了数据膨胀率而且使运算速度有显著提高.     

一种基于乘积的仿射密码算法

通过“乘积”来组合密码,是设计现代密码体制的一种重要思想。以不同的密码算法复合来构造一种“混合算法”,可以提高密码体制的保密性。对几种不同的简单密码算法做乘积可以构成复杂的函数关系,从而使新的密码算法保密性增强。     

素域模逆运算的一种快速算法和VLSI实现

有限域上的模逆运算是许多公钥密码系统使用的算法中的核心域运算之一。该文对现有的素数域GF(p)上的模逆算法进行了改进和优化,得到了适合软硬件实现的快速算法,尤其利于快速高效的超大规模集成电路(VLSI)实现。改进后的新算法运算简单,只需用普通加减法操作,不需要模运算和任何操作数的乘法或除法,其全部运算的完成仅需一个加法器。该文同时给出了新算法的一个VLSI实现,结果显示新算法的硬件实现在速度和资源开销两方面均具有良好特性。     

高速椭圆曲线密码协处理器的设计与实现

为提高椭圆曲线密码协处理器的性能,首先提出了一种改进的蒙哥马利模乘算法以及针对该算法的流水线结构,然后对椭圆曲线的点加和点倍计算流程进行优化,充分发挥模乘单元的流水线优势,使得协处理器计算参数为256 b的点乘只需要232 704个时钟周期.实验结果表明:在Cycloe Ⅱ EP2C35芯片上实现协处理器需要21000个基本单元,位长为256 b的点乘的计算性能达到1287次/s.     

密码算法芯片抗功耗攻击能力量化模型研究

提出了一种密码算法部件功耗信噪比模型,对模型进行了形式化证明,并在DES密码算法部件上进行了实验验证.理论和实验证明了该模型的有效性,通过该模型可以量化评估密码算法的抗功耗攻击能力.相比其他同类模型,此模型更简化,计算性能更高,同时对信噪比模型进行了相关拓展,可以扩展到功耗攻击的输入明文样本数来量化评估密码算法部件的抗功耗攻击能力.     

RSA关键运算的分析优化与硬件实现研究

基于RSA的公钥密码体制已被广泛运用于数字签名、身份认证等信息安全领域,其核心运算为大数模幂运算.文章采用改进的杨氏蒙哥马利模乘和快速二进制位扫描算法实现了该过程,并根据大数模乘运算和硬件实现的要求对模幂系统进行了分析和设计,提高了RSA模乘幂运算能力,节省了芯片面积.     

一款可扩展RSA公钥密码芯片的设计与实现

针对可扩展模乘算法进行研究,设计出了在资源允许的情况下,可支持任意密钥长度的可扩展RSA模幂电路,使RSA公钥密码芯片能满足任意安全等级需求.基于Altera公司的StratixII EP2S30F672C3 FPGA器件,实现并验证了可扩展至2048位的可扩展RSA模幂电路,实验结果表明,该方案很好的解决了RSA公钥密码芯片扩展性问题.     

使用优化的CIOS算法的模运算处理器

为以较小的面积代价实现RSA公钥密码算法及其他一些算法所需的求模、模加、模乘、模幂等运算,该文设计了一种可作为协处理器使用的模运算处理器.运算数据的长度可变,范围从256b到2 048b.采用优化的CIOS(coarselyintegrated operated scanning)算法以加快模乘的速度.充分的流水线设计使得时钟频率可达60MHz,在该工作频率下完成1 024b模幂的时间为57ms.除RAM外的核心电路仅含16 000等效门,在0.35 μm CMOS工艺条件下,包含RAM的电路总面积仅为3.31mm2.该处理器适合用于嵌入式系统,尤其是面积局限性高的系统.