基于硬件实现的高效率视频编码整像素运动估计算法优化

视频编码过程中帧间运动估计是计算量最大的部分，并由于PU的AMVP和IME过程存在参考关系，因此怎样提高AMVP与IME过程硬件工作效率是一件具有挑战性的任务。为了能够减少运动估计模块的周期数，提高硬件工作效率，本文从硬件实现的角度出发，对小菱形搜索算法进行优化，调整了PU和CU的处理顺序，同时在一块PU两次迭代搜索过程中插入下一块PU的处理，避免因为迭代判断导致的搜索过程停滞。另外在PU的处理方式上，对小块PU采取并行计算的方式，能够进一步提高处理速度。本文首先用Matlab实现搜索算法，使用Verilog语言描述硬件电路，两个版本在数据上使用相同的激励文件，对比各模块中间值来进行功能验证。通过对多组序列的测试，本文硬件电路对一个64x64CTU进行AMVP和IME处理需要平均消耗5800clk，在QuartusII平台上选中Arria10AX115N3F40E2SG型号的开发板，主频能够达到186Mhz，整像素运动估计模块综合性能能够达到1080p@61fps。     

基于H.264/AVC的快速运动估计改进算法

H.264/AVC中基于块的运动估计是运算量最大的模块.提出了一种基于UMHexagonS的改进整像素快速运动估计算法,该算法改进了UMHexagonS的搜索模板和搜索层,较大幅度减少了整像素运动估计搜索的点数,提高了运动估计效率.实验结果表明,在保持大致一样的率失真性能前提下,算法比UMHexagonS算法减少了20%的搜索点数,更适于实时视频编码.     

采用Wallace树优化的分像素运动估计插值滤波算法

提出一种基于Wallace树优化的HEVC/H.265分像素插值滤波算法的实现方案.模块采用按行流水插值架构,通过Wallace树压缩器对插值过程中的各项进行压缩,仅在最终输出结果时使用加法器.该算法不仅减少了硬件面积,而且提高了模块可工作的最高频率.将所提算法在硬件上进行验证,硬件设计以Verilog HDL语言描述,以8 px×8 px大小PU为最小插值单元,使用Modelsim进行功能仿真验证,在Synopsys Design Compiler中以SAED(Synopsys Armenia education department) 32 nm标准单元库进行综合,模块可达到的最高工作频率为636.9 MHz,逻辑门数为32 960,吞吐率为11.3 px/时钟周期.     

基于方向信息的快速整像素运动估计优化

针对H.264/AVC标准采用的UMHexagonS整像素运动估计算法,提出了一种进一步降低其运算复杂度的改进方法.通过利用UMHexagonS算法中非对称十字型搜索中水平及垂直方向上的运动估计的成本大小和方向信息,自适应地将25点的正方形搜索修改为最大7点搜索,以及将16点非均匀多层次六边形格点搜索修改为最大4点搜索,从而实现减少搜索点数,节省搜索时间.实验结果表明,提出的算法在保证原有UMHexagonS算法码率失真性能的同时,能节省大约23%~42%整像素运动估计时间.     

H.264中亚像素运动估计算法的优化

通过对H.264参考模型JM61 e中运动估计算法进行分析,对整像素、1/2像素和1/4像素搜索提出了改进策略。采用自适应阈值搜索停止算法,减少了运动估计的搜索次数,且保持运动估计的精度不变。采用自适应阈值搜索停止算法,减少了运动估计搜索次数,并且基本保持运动估计的精度不变。实验结果表明,该策略在重建图像质量略有下降的情况下明显提高了编码速度。     

基于中心点预测的分数像素运动估计改进算法

针对H.264采用的分数像素运动估计算法存在计算复杂度高的不足,通过探索分数像素点之间相关性强及分数像素搜索范围为单峰值误差曲面的特点,提出了一种基于中心点预测的分数像素运动估计快速算法.测试结果表明:与全搜索分数像素搜索相比,该方法平均减少分数像素搜索点数69.32%,峰值信噪比相同,码率增加4.48%.该算法在保持图像质量不变和码率增加较少的情况下能大大减少搜索点数目,有效提高了分数像素运动估计的速度.     

基于AVS编码的运动估计算法优化设计

AVS是我国自主制定,拥有自主知识产权的音视频编码技术标准.该文通过对AVS参考软件rm52c中快速运动估计算法进行分析,对整像素、1/2像素和1/4像素搜索提出了改进策略.采用自适应阈值搜索停止算法,在保证运动估计精度的同时,减少了运动估计的搜索次数.实验结果表明,该策略在重建图像质量屡有下降的情况下明显提高了编码速度.     

一种基于降采样的块匹配三步搜索改进算法

在视频图像处理中,运动估计对于提高视频信号去隔行和降噪的效果具有举足轻重的作用,是整个运动补偿视频图像处理算法的关键部分.在视频处理芯片的硬件实现中,运动估计的性能和算法复杂度直接决定了芯片的速度、面积和功耗;同时,运动估计在视频图像编码中也同样决定了整个编码算法的效率.在新三步算法的基础上权衡运动估计算法的性能和运算复杂度,提出了一种块内降采样的搜索算法(down-sampled diamond NTSS,DSD-NTSS).该算法利用图像的局部相似性特征,对搜索块的内部像素采用交叉采样方式做块匹配的运算以降低算法复杂度.仿真结果表明,在保证了同等的图像处理质量的情况下,该算法与新三步法相比运算量降低了一半左右;而与全搜索、菱形搜索、三步搜索等其他快速算法相比,该算法在性能和算法复杂度上的综合表现更为优秀.     

面向运动估计器硬件实现的加权块匹配检测算法

在各种视频处理算法中，运动补偿型算法大大提高了各种视频处理效果。运动估计器的硬件实现是各种运动补偿视频处理算法在实际系统中运用的关键。由于块匹配运动估计算法较低的运算复杂度和硬件实现难度以及块匹配检测标准函数很高的调用频率，已经广泛应用到各种实际系统中。文中提出了加权最小最大误差的匹配检测标准，能够降低运动估计器的运算复杂度，减少估计器的硬件面积，提高硬件速度，而且能够降低递归搜索块匹配运动估计算法固有误差传递带来的负面影响。     

一种基于无回溯搜索方法的块匹配运动估计算法

针对视频图像的运动估计问题,提出了一种无回溯搜索的快速块匹配算法.算法基于快速模式匹配KMP算法思想,将图像中的块匹配转化为一个一维的串模式匹配.利用子块的自匹配特性,计算子块中每一个像素的next值.当模式中第j个像素与主块中的像素"失配"时,从子块的next数组中找到第r个像素继续比较,不需要回溯到开始匹配的位置.对具有不同复杂运动的视频图像进行实验,结果表明:在搜索窗口大小为(-12,-12)×(12,12)的区域内,与六边形搜索算法相比,在运算速度相同的条件下,本算法可大幅度提高运动估计的精度.     

一种新的基于FPGA的HEVC帧内预测硬件结构

在保证视频编码性能的前提下,为降低硬件实现复杂度、减少硬件资源、提高硬件的处理速度,提出一种新的基于现场可编程门阵列(FPGA)的高效视频编码标准(HEVC)帧内预测硬件结构.设计的硬件结构可以支持64×64到4×4的块大小以及所有的模式预测,而且经过实验,实现一个完整的64×64大小的编码树单元(CTU)的编码过程需要3.3×10~4左右的周期数,主频能够达到160 MHz.     

基于量测飞行参数的螺旋运动稳定性研究

为研究旋转弹飞行时的螺旋运动稳定性,以弹体坐标系下的螺旋角运动数学模型为基础,提出一种基于量测飞行参数的稳定性分析方法,推导了螺旋角运动的局部动态稳定条件.通过对某制导弹药飞行数据的仿真和分析发现:螺旋角及其变化率呈正弦曲线型周期变化,弹体在局部动态稳定时呈现出极限环形式的螺旋运动,而在局部动态不稳定时呈现出幅值增大形式的螺旋运动.结果表明,以解算出的螺旋角及其变化率为控制系统的参考依据,利用前半周期变换率的反信号,校正后半周期的螺旋角,结果显示可以将平均螺旋张角减小17.3%.     

螺旋锥齿轮虚拟加工过程算法

为了解决目前螺旋锥齿轮切削仿真中存在的仿真速度慢、精度低、过程不稳定和缺乏独立性等问题,以螺旋锥齿轮齿面成形过程为研究对象,运用“层片切割算法”进行三维实体几何模型动态仿真以及三维切削实时仿真．该算法主要包括建立切削坐标系、刀具数学模型、刀具坐标系的转换模型、层片分割模型、求交计算模型以及相邻切削位置特征点的取舍模型．以此为基础开发的螺旋锥齿轮虚拟加工软件采用Windows作为开发平台,以Visual C＋＋6．0（VC）作为基础编程语言,利用OpenGL图形库进行图形显示并将齿轮模型数据以规定格式输出．经验证,该算法求交速度快、结果精确,相关开发软件可靠准确．     

HEVC帧内率失真优化预测模式的并行流水线硬件设计

近年来，随着人们对视频数据需求的不断增加，视频的分辨率和帧率也在不断地提高，而实时视频序列的压缩编码速度往往受到帧率和分辨率的影响，分辨率和帧率越大，编码所需要的时间越长。为了实现更高分辨率和更高帧率的视频序列实时压缩编码，文中设计了一种新的帧内率失真优化预测模式的并行流水线硬件架构，该架构支持最大64×64编码树单元的帧内预测编码。首先设计了9路预测模式并行方案；然后，按照Z型扫描顺序实现以4×4块为基本处理单元的流水线硬件架构，并复用32×32预测单元的预测数据，用以代替64×64预测单元的预测数据，减少运算量；最后，基于该流水线架构，提出了一种新的哈达玛变换电路，用以实现高效的流水线处理。实验结果表明：在Altera Arria 10系列的现场可编程门阵列上，该9路模式并行架构仅占用75 kb的查找表和55 kb的寄存器资源，主频可以达到207 MHz，完成一个64×64编码树单元的预测仅需要4 096个时钟周期，最大能够支持1 080 P分辨率99 f/s全I帧的实时编码；与已有设计方案相比，文中方案能够用更小的电路面积实现更高帧率的1 080 P实时视频编码。     

基于EDEM的带槽弹体排屑性能的数值模拟与分析

为了分析弹槽形状对弹体排屑性能的影响,通过离散元软件EDEM对无槽弹体、直槽弹体及螺旋槽弹体的排屑过程进行数值模拟。排屑能力由好到坏依次为直槽弹体、螺旋槽弹体及无槽弹体。另外,研究了带直槽个数与排屑性能的关系。结果表明:随着槽数的增加,相应的排屑性能逐渐变好。最后,试验验证了数值模拟的可行性和正确性。相关结果可为新型侵彻弹丸的设计提供参考。     

芯片调试技术中插入点和监听电路区域的研究

根据硬件开销和缺陷的检测能力评估了一种可重构的调试设计方案.对于要调试的目标电路,首先设计并完成了一套由4个32位处理器核组成的多处理机系统,然后评估该调试设计电路的硬件架构.对改变调试电路排列的评估结果表明,调试电路的硬件开销占用所实现的多处理机系统在8.6%～12.7%的范围内.其次,对是否可以通过调试电路发现故障效应进行了评估.在一个16位处理器核上注入了10种不同的故障并且检查其是否会被每一个设置在处理器核上的观测点所发现,同时测量了观察所需的时钟周期数.最后还评估了每一种故障的可观察率以及每一个观察点的可观察率.     

基于I-2C总线的A/D转换设计与虚拟仿真

介绍了基于I2C总线的A/D转换的接口电路设计与编程,在Proteus仿真环境下建立单片机系统电路模型,实现了基于I2C总线的A/D转换测试过程的虚拟仿真.实验证明,单片机虚拟仿真实验简化了程序在目标硬件上的调试工作,有利于缩短系统开发周期,降低成本.     

微机在发酵池温度过程控制中的应用

从工业生产过程中温度过程控制的特点出发，提出了一种微机实现温度过程控制的硬、软件设计方法，给出了典型的控制算法及软件实现。实际应用表明，该设计方案具有普遍性，硬件结构简单可靠，软件功能丰富，该系统可广泛应用于多点温度过程控制场合。     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。