适用于可重构网络安全处理器的链式多通道分组DMA

为了提高可重构网络安全处理器中CPU、密码模块和网卡等各功能部件之间的数据传输效率，提出了一种链式多通道分组直接存储器存取(direct memory access, DMA)传输方式，设计了链式多通道分组DMA的硬件架构，使用65 nm CMOS工艺标准单元库对链式多通道分组DMA进行了ASIC实现并搭建了仿真验证平台，结果表明使用链式多通道DMA的可重构网络安全处理器内部通信性能明显提升.     

DMA技术在实时图像处理中的应用

直接内存存取(DMA)是数字信号处理器(DSP)中用于快速数据交换的重要技术，它具有独立于CPU的后台批量数据传输能力，能够满足实时图像处理中高速数据传输要求。以TI公司的TMS320C6201 DSP芯片为例，介绍了DMA控制器的特点。结合实例，给出DMA在图像数据实时传输中的一种具体控制和实现方法。实验结果表明，通过灵活地控制DMA，不仅能够提高图像数据的传输效率，而且能够充分地发挥DSP的高速性能。     

通用多通道高性能DMA控制器设计

直接存储器存取（DMA）是计算机应用系统中用于提高数据传输速率和微处理器使用效率的一项重要技术．文中提出了一种功能较为完备的通用多通道DMA控制器的设计方法,给出了系统仿真和测试结果．该控制器具有8通道,支持优先级和轮转相结合的仲裁机制,利用地址掩码和指针实现FIFO型环形缓冲．采用流水线结构设计,支持硬件握手模式和链表描述符传输方式,具有传输速度快和编程灵活的优点,适用于网络通信、多媒体处理等多种应用领域．     

Linux系统中PCI设备DMA数据传输的实现

将传统数据传输方式与存储器直接存取（direct memory access,DMA）数据传输方式进行了对比分析,结合外设组件互连标准（peripheral component interconnection,PCI）总线的特点,以嵌入式Linux系统为平台,重点分析了PCI设备驱动程序中DMA数据传输实现机制,给出了传输实现的基本结构及单元组成,并以实际例子介绍了基于PCI9080芯片的DMA传输实现。经测试验证,该方法可满足实际的传输要求。     

可实现无间断数据传输的高速光纤链路

基于PCI总线接口实现了一种用于计算机与外设进行数据传输的高速光纤数据传输链路：采用现场可编程门阵列(FPGA)负责实现整个电路的逻辑与时序控制，并能支持DMA方式下的数据收发，开发了适用于链路卡的驱动程序；在应用程序中开辟了两个缓冲区，交替与传输卡上先进先出存储器(FIFO)通信，实现了主机到外设之间高速无间断数据传输；通过改变缓冲区的大小，对此链路的传输性能进行了测试，得到本传输卡的最高链路层带宙曲480Mbit／s。     

一种基于PCIE总线的DMA引擎研究

针对目前卡板与主机系统之间存在数据传输过程中吞吐量过小,导致系统处理器速率慢的不足,提出了一种高性能的直接存储器访问(Direct Memory Access,DMA)引擎架构设计方案.首先,就改进后的分散聚集DMA传输模式提出了DMA单核引擎构架;然后,在兼容Xilinx FPGA 6、7系列的DMA单核引擎构架基础上提出了由两个PCIE IP核通过x8通道与PCIE桥并行使用的双核DMA引擎设计方案;最后,用Virtex-6 FPGA开发板对Xilinx PCIE Gen2进行DMA引擎性能测试.经测试,DMA单核引擎的吞吐量最高可达3 721 MB/s,与此同时,双核引擎能达到6 925 MB/s,约为单核引擎的2倍,达到了设计要求.该设计具有良好的稳定性,可广泛应用于卫星遥测、无人机入侵数据获取、雷达系统等高速数据采集系统.     

12位串接/逐次逼近型A-D转换器及其DMA传输

本文介绍一种新颖的12位A-D转换器及由其组成的快速数据采集系统。这种转换器由2个6位逐次逼近型A-D转换器串接而成,采用DMA(直接存储器存取)方式进行数据传输。它采用通用器件,转换时间为12μs,比通用单片12位集成A-D转换器的转换速度提高一个数量级。实践证明,串接几个逐次逼近型A-D转换器也是提高A-D转换器速度的有效方法。     

8位并行高速A/D芯片MAX153在数据采集系统中的应用

阐述了MAXIM公司推出的高速模数转换芯片MAX153的工作原理和工作模式,在此基础上提出了2种以MAX153为核心的高速数据采集系统的设计方案.第一种方案是选用与MAX153速度匹配的DSP或高速单片机作为数据采集系统的微处理器.给出了这种设计方案的硬件框图及核心源程序.第二种方案是应用并行数据传送方法中高效的DMA方式来为MAX153与存储器之间的数据传输提供直接的传输通道.     

数字视频广播传输流接收专用芯片的设计

为了满足计算机能够接收数字视频广播(DVB)内容的需要,针对DVB传输数据量大,实时性要求高的业务特性,提出了一种DVB传输流接收专用芯片的设计。按照自顶向下的设计流程,通过合理划分软硬件结构,围绕高速数据通道的设计,采用流水线结构和链式直接存储器访问(DMA)的方式来提高数据处理速度,并利用理论建模的方法定制链式DMA的参数以及系统缓存大小。实验结果表明:链式DMA策略的硬件带宽达到476.6 Mb/s,为传统DMA方式的25倍,有效提高了接收芯片的数据处理能力。该芯片已采用Fujitsu 0.35μm的CMOS工艺流片。     

DMA传送的C语言实现

计算机采用直接存储器存取DMA传送数据时,是在设备之间直接开辟高速的数据通道,不需要CPU介入,而是由DMA控制器直接控制。因此,编程合理与否,直接影响计算机的运行效率和正确性,这里以实验为例,利用C语言给出DMA控制器的编程步骤及其技巧。     

一种面向写穿透Cache的写合并设计及验证

为了利用片上缓冲技术来提高处理器应用性能,提出一种面向写穿透Cache的写合并设计方法.使用同步动态随机存储器(SDRAM)的单个写方式和片上写缓冲器,对SDRAM一行内的局部数据采用写合并策略,由此提高了外部存储的访问效率,同时给出了连续和单个Cache读写的缓存与内存的数据一致性策略.在寄存器传输语言(RTL)仿真环境下使用mp3解码对Leon2处理器进行数据测试,结果表明:在缓冲区优化为3行8列的参数下,SDRAM每次行开启平均进行7.8个字的写入操作,外存的读写效率由12%提高到19%;在TSMC0.18μm工艺下,综合后面积为0.263mm2,流片后工作主频为100MHz.     

基于PCI总线的高速数据采集板的设计

本文介绍了一种基于PCI总线的高速数据采集系统,该系统基于PCI总线技术,充分利用SDRAM的海量存储能力和FPGA的编程灵活性的特点,实现了数据的高速采集、SDRAM的海量存储和PCI的桥接传输三者的结合.     

基于训练方式的存储器时钟信号的自适应同步

存储器是现代电子系统的核心器件之一, 常用于满足不同层次的数据交换与存储需求. 然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素, 都可能导致CPU对存储器访问稳定性的下降. 针对同步动态随机读写存储器(synchronous dynamic random access memory, SDRAM)接口的时钟信号提出了一种自适应同步的训练方法, 即利用可控延迟链使时钟相位按照训练模式偏移到最优相位, 从而保证了存储器访问的稳定性. 在芯片内部硬件上提供了一个可通过CPU控制的延迟电路, 用来调整SDRAM时钟信号的相位. 在系统软件上设计了训练程序, 并通过与延迟电路的配合来达到自适应同步的目的：当CPU访问存储器连续多次发生错误时, 系统抛出异常并自动进入训练模式. 该模式令CPU在SDRAM中写入测试数据并读回, 比对二者是否一致. 根据测试数据比对结果, 按训练模式调整延迟电路的延迟时间. 经过若干次迭代, 得到能正确访问存储器的延迟时间范围, 即“有效数据采样窗口”,取其中值即为SDRAM最优时钟相位偏移. 完成训练后对系统复位, 并采用新的时钟相位去访问存储器, 从而保证读写的稳定性. 仿真实验结果表明, 本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置, 并以此计算出最佳的延迟单元数量, 从而实现提高访问外部SDRAM存储器稳定性的目的.     

基于FPGA的DDR2 SDRAM数据存储研究

DDR2 SDRAM具有存取速度快,容量大等特点,它在内存、显存及数据暂存方面有着广泛的应用。本文基于Xilinx Virtex5 Fx70TFPGA对DDR2 SDRAM数据存取做了较为详细的探讨,希望对相关设计人员有一定的参考价值。     

基于DSP的DMA控制技术

通过分析TMS32 0C2XX使用保持 (HOLD)操作的直接存储器访问 (DMA)和DMA控制器 82 37- 5的工作原理 ,解决了DSP与 82 37- 5的软、硬件接口问题 ,实现了DMA在数字化语言学习系统中的应用。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

基于SDRAM的8051单片机控制研究

动态随机存取内存(DRAM)以芯片内部各个独立的电容来存储每个数据。SDRAM是DRAM的改良类型,它加速了数据的存取速度。设计结合SDRAM与单片机作为主控制硬件,并对传输/接收模块加以应用,以4×20液晶显示组件作为数据输出设备。设计应用于日常生活的闹铃,配合软硬件的运用,使其时间同步,并给出了软件设计思想,探讨了其在工程实践中的应用价值。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

eDRAM高速读写和紧凑式电荷转移刷新方案

提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器（DRAM）,使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性...     

微弱信号截获分析系统中的双DSP处理系统

用大容量动态存储器以及双DSP硬件处理系统实现了大量数据缓存和实时信号处理。从而完成了对微弱信号截获的分析。