面向高数据并行架构的原位FFT算法

数字信号处理器的内存较小,而且数字信号处理领域的应用往往是数据密集型,这要求在设计数字信号处理应用算法时既要考虑时间复杂度又要兼顾算法的空间复杂度.为此提出了一种原位的逆序算法;针对数字信号处理器比较高的内存访问并行度,设计了部分逆序的原位高效FFT算法;并在魂芯DSP平台上实现了该算法框架.实验表明,与非原位FFT算法相比,该原位算法的空间复杂度大幅降低而时间效率的损失在可接受范围之内.     

基于GPU的小尺寸FFT在实时图像复原中的优化

为满足跟踪识别系统对图像复原的实时性需求,在图形处理器(GPU)上进行高效实现小尺寸二维FFT的优化策略研究。首先对二维FFT算法进行分析,根据图形处理器的特点,提出基于图形处理器的并行执行模型。基于该模型,从算法的复杂度、跳转指令的数量、共享存储器的访问冲突以及共享存储器的访问延迟及图形处理器的利用效率这4个方面进行优化策略的研究,提出相应的优化方法。在图像复原的实验中,先对基于GPU的小尺寸FFT优化方法与基于CPU的MATLAB传统算法进行计算精度对比,然后基于4种不同尺寸的图像在相同的GPU平台上再与NVIDIA公司提供CUFFT函数库复原算法进行计算效率对比。研究结果表明:该优化方法提供的图像复原算法复原效果好,与MATLAB效果图比较人眼观察不出差异;在计算速率上,提出的优化方法能够在19.6 ms内复原1帧128×128灰度模糊图像,计算速度与直接采用CUFFT函数库算法相比提高约1.8倍。     

局部流水FFT处理器地址产生和系数存储负载的设计（英文）

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构.针对局部流水FFT处理器,主要推导了基于基16FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析.为有效解决局部流水结构FFT处理器的数据流控制问题提供参考.     

快速傅立叶变换在数字信号处理器上的实现研究

结合数字信号处理器的性能特点,对基2、基4、分裂基和Bruun FFT等快速傅立叶交换算法及其在TMS320C30上的实现进行了研究,开发出高效的FFT算法和程序。     

间谐波检测的FFT算法改进和DSP实现

提出一种快速傅里叶变换(FFT)的改进算法,该算法利用FFT的衰减特性,只需要对FFT算法做简单的变换,就可以有效地消除频谱泄漏分量,实现非整数次谐波的精确检测,克服了传统FFT的缺陷. 该算法与加窗体FFT相比,具有相近的特性,在算法构造方面又比加窗体FFT算法更简单,因此该算法更加适合应用于存储资源有限的微处理器上. 为证明该算法应用于微处理器的方便性,设计了一套基于数字信号处理(DSP)的谐波检测装置,并对该算法进行了验证.     

快速傅立叶变换在数字信号处理器中的实现

介绍了几种快速FFT算法的比较,对基-2FFT算法的特点进行了研究和总结,详细论证了FFT在数字信号处理器中实现需要解决的关键技术问题.给出了FFT在TMA320F206数字信号处理器上实现的流程图.最后通过试验验证了所述方法的正确性.     

面向CPU+GPU异构计算的SIFT

依据图形处理器(GPU)计算特点和任务划分的特点,提出主从模型的CPU+GPU异构计算的处理模式.通过分析和定义问题中的并行化数据结构,描述计算任务到统一计算设备架构(CUDA)的映射机制,把问题或算法划分成多个子任务,并对划分的子任务给出合理的调度算法.结果表明,在GeForce GTX 285上实现的尺度不变特征变换(SIFT)并行算法相比CPU上的串行算法速度提升了近30倍.     

基于寄存器组的FFT处理器

针对目前快速傅里叶变换(FFT)处理器存储器访问算法复杂度较高,实现起来面积较大的问题,采用寄存器交换策略实现无冲突地址读写.以存储器迭代结构为主体构建FFT处理器结构,并设计了一种基于流水线的蝶形运算单元.根据基4蝶形运算数据选择的规律性,采用数据移位操作可以去除存储器中的地址解码器和控制逻辑.采用门控时钟降低系统的功耗.设计的FFT处理器通过SMIC 0.18μm工艺综合仿真,其面积为0.6 mm2,整个处理过程只需要60个时钟周期.在20 MHz的工作频率下,系统的平均动态功耗为7mW.该结构可以满足IEEE 802.11a的要求,并且具有小面积及高效的特点.     

局部流水FFT处理器地址产生和系数存储负载的设计

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构。针对局部流水 FFT处理器,主要推导了基于基16 FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析。为有效解决局部流水结构 FFT处理器的数据流控制问题提供参考。     

基于FPGA的8K点FFT的设计与实现

采用4K点复数FFT实现8K实数点FFT;数据存储单元采用双口乒乓RAM结构;采用级联结构流水线的设计方式,基4蝶形结构完成前6级的运算,双基2蝶形结构完成最后一级运算;使用块浮点溢出检测.实验结果表明,在时钟周期为8.74ns的正常状态下,采用FFT处理器实现8K实数点FFT仅需要35.799μs,达到了高速运算的目的.     

均值分组块补零P码直捕算法原理及实现

P码是长周期精密测距码,主要用于提供精确定位服务。提出了基于FFT的均值分组块补零P码直捕算法,通过直接平均法来降低运算量,用分段重叠补零法将连续的相干积分分解成普通的循环相关,对接收码和本地码的FFT结果缓存,用FFT结果的圆周移位代替多普勒频移搜索。硬件实现时采用双DDR2SDRAM缓存,32K点FFT单核复用的架构,详细描述了算法在FPGA上实现时的逻辑功能划分、核心子模块功能及具体实现方案。通过ModelSim仿真验证,算法提高了数据利用率,减少了捕获时间。     

基于FPGA的高速FFT处理器的设计与实现

针对高速实时信号处理的要求,提出了4096点快速傅立叶变换（FFT）处理器在现场可编程门阵列（FPGA）中的设计与实现方法。该方法采用了按频率抽取（DIF）基4算法和6级流水线结构,每级均采用FIFO存储器实现延迟功能,和四路转接器一起共同完成序列的码位抽取。为了避免数据溢出,采用块浮点结构来表示数据,节省了器件资源。实验结果表明,该方法在保证运算精度和实现复杂度的同时,提高了处理器的数据时钟频率和处理速度。     

基于FPGA的R-64 FFT处理器的实现

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件.文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他 R-4的流水线结构,具有占用资源更少、控制更简单等特点.该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46 μs.     

基于代理服务器缓存的Internet分层视频点播

针对目前访问Internet设备的差异性,为了降低网络传输成本,提出了一种基于视频分段的缓存算法来传输经过分层编码的视频流,其中分层视频段缓存优先级的计算来自于视频对象间的优先级、视频对象内的优先级以及用户接收带宽的分布．与缓存整个视频层的方案相比,仿真实验结果也证实了提出的针对分层视频流的缓存方案在给定缓存空间大小的情况下,可以大大降低视频服务器的点击率,而且在不增加实现复杂度的情况下也能满足用户接入带宽的差异性．     

一种新型的嵌入式X路组相联cache结构

提出一种新型的嵌入式X路组相联cache,以应用程序FFT为例,讨论了X路组相联cache的原理、结构和有效性.并使用嵌入式基准程序集Mibench中各领域的部分程序进行实验,证明它在保证性能的前提下,大幅缩减硬件规模,对功耗和面积都取得很好的优化效果.     

流水线处理器中cache模块的设计

流水线结构能大幅提高指令执行速度,但是由于主存读取速度过慢,系统性能的提升仍然受到限制。现实现的Cache设计,是流水线与主存间的高速缓冲器,它能有效地解决访存的瓶颈问题,使流水线功能得到充分发挥。文章首先分析流水线的结构特点,确定Cache的结构功能,在此基础上提出一个组相联映射Cache的设计。分析Cache实现读写操作的具体控制过程,并给出LRU(least recently used)替换算法的实现。最后通过介绍猝发取指操作着重讨论了Cache与流水线间的配合机制。     

OFDM系统中FFT处理器的版图设计

用Astro工具设计FFT处理器版图流程.在设计FFT处理器版图过程中,采用新的电源网络设计方法进行电源/地Pad数量、电源环和电源条设计,采用布线前设定高层跳线方式和布线后插入保护二极管方式消除天线效应,通过整个版图设计过程防止串扰效应实现串扰不超过设定的阈值,并对布局阻塞违规和布线违规提出解决办法.实现了满足时序和制造工艺要求的FFT处理器版图,达到项目设定的各项性能指标要求.     

ARM926EJ-S处理器中Cache一致性问题的探讨

在基于高性能ARM处理器的SoC结构中,Cache一致性问题是系统稳定运行的潜在威胁,消除该障碍是系统设计师必须解决的问题。介绍了ARM926EJ-S处理器内Cache的工作原理以及基于该处理器的典型SoC结构,重点论述了产生Cache一致性问题的原因,并提出具体的解决方法。相关测试表明该方法切实可行,能够有效避免数据不一致情况的发生,已被成功应用于课题项目中。     

基于TMS320C25的频谱分析仪

介绍了旋转机械振动信号分析仪的原理及硬件结构和软件设计.该仪器使用专用数字信号处理芯片TMS320C25完成FFT运算,并由主机PC机完成结果显示.由于充分利用PC机强大灵活的数据处理及编程能力,使系统具有功能扩展能力强、人机界面友好、便于操作的特点.     

ARM926EJ-S处理器中Cache一致性问题的探讨

在基于高性能ARM 处理器的SoC结构中,Cache致性问题是系统稳定运行的潜在威胁,消除该障碍是 系统设计师必须解决的问题。介绍了ARM926EJ-S处理器内Cache的工作原理以及基于该处理器的典型SoC结 构,重点论述了产生Cache致性问题的原因,并提出具体的解决方法。相关测试表明该方法切实可行,能够有效 避免数据不一致情况的发生,已被成功应用于课题项目中。