SOC设计中多bits数据跨时钟域的解决方法

在SOC(System On Chip)设计中,随着数字系统复杂性的提高,系统芯片中集成了越来越多的模块,这些模块通常工作在不同的时钟频率下.各控制器或者模块之间进行数据访问时,需要在将多bits数据同步到不同的时钟下.从跨时钟域时异步信号带来的亚稳态问题及其造成的影响,提出了包括握手信号和FIFO等针对不同的异步信号传输进行不同的跨时钟设计.     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.     

分布式同步的GALS片上网络及其接口设计

为了降低数据的传输延迟,提出了一种分布式同步方式实现全局异步局部同步(GALS)片上系统.该方式通过引入时钟来实现相邻网络节点之间的数据传输,使数据传输最小延迟由原来无时钟通信方式的4个线延迟减少到1个线延迟,大大降低了数据传输延迟.同时设计了支持该方式的跨时钟域接口.该接口不仅支持多路数据在同一物理链路中传输,而且允许在每个传输周期动态分配各路数据的带宽.仿真结果表明: 支持4通道和16位宽数据的接口总共占用722个ALUT(adaptive look-up table)和支持204.5 MHz的时钟速率,占用较少面积和支持较高的时钟速率.     

40Gbit/s甚短距离光传输系统发送模块的设计与实现

采用Altera公司的Stratix Ⅱ GX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-5接口的17路数据相位对齐;在发送端由片外时钟驱动发送锁相环,同时增加同步措施,以满足高速收发器时钟管理单元对跨时钟域数据传输的要求,保证收发器的稳定工作.在此基础上,设计出便于后续测试的转换芯片时钟网络.同时设计出基于SDH的帧同步电路、去斜移电路和16∶12映射模块,实现数据从SFI-5接口向VSR-5接口的转换;其中去斜移电路能够动态地去除512bits的斜移量.在Signaltap Ⅱ下的测试结果验证了时序的正确性,误码率也符合小于10-12的设计指标.     

基于FPGA的以太网与E1网中的同步动态随机存储控制器设计

为了实现不同速率数据链路通信的相互转换,提出了一种利用现场可编程门序列(FPGA)设计并实现可对同步动态随机存储器(SDRAM)进行数据缓存并高速读写的控制器.该控制器采取状态机和令牌环机制,通过对SDRAM操作,实现了双向4路的跨时钟域的匹配.该控制器适用于任意长度的以太网帧和其他类型的数据相互转换.     

异步时钟域信号同步的实现

随着数字电子系统设计的快速发展,FPGA(现场可编程门阵列)在一些实际应用系统中通常包含有多个不同时钟,而系统功能实现的前提就是要完成数据在多个不同的时钟域之间进行传输,通常会产生亚稳态危害,为了较小亚稳态风险,本文分析了在跨时钟域时系统可能出现的亚稳态问题,提出了在FPGA工程设计中实现不同时钟域间的数据同步方法,对异步FIFO缓存法做了重点介绍.读写地址指针均采用了格雷码的形式,格雷码的特点是的相邻元之间每一次只有一位数据发生变化,所以系统的亚稳态风险会减小,通过Modelsim软件的仿真,验证了异步FIFO的应用可以有效的解决数据的跨时钟域传输问题.     

同步数字集成电路设计中的时钟树分析

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明,用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法。     

一种低功耗异步FIFO在ASIC中的设计

为解决PCI视频采集卡中跨时钟域数据准确传输的问题,提出一种低功耗的异步先进先出(First In First Out,FIFO)存储器模块的实现方案.为适应大量的视频数据猝发传输设计一种宽为36位、深为256的异步 FIFO,基于低功耗设计思想,使用格雷码地址编码以有效抑制亚稳态,增加了门控时钟电路.该模块已经过测试...     

FPGA的可靠时钟设计方案

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.     

FPGA同步设计及实现

介绍了FPGA设计中的同步设计技术及实现,给出了FFT运算实例,比较了采用FPGA同步设计前后FFT运算速度的不同,通过比较采用同步设计前后FFT运算速度的不同,可以看出合理采用FPGA同步设计技术可以大大提高系统工作频率.     

基于MVC的GNSS验证系统授时指标软件设计与实现

为了方便分析GNSS验证系统授时指标,设计并实现了授时指标软件。该软件具有数据解析、授时载波频率准确性分析、载波频率稳定性分析、码载一致性分析、数据拟合、频域分析等功能。采用MVC(model-view-controller)模式对软件的系统架构进行设计,描述了Qt的信号与槽机制和核心模块的设计及其交互,并用C++语言在Qt平台完成了软件的开发。实验表明,该软件可方便地实现GNSS验证系统授时指标的定量分析,GNSS验证系统频率准确度为10~(-10)、码载一致性为10~(-10)。     

m序列数字相关的实现

该文介绍了m序列数字相关的硬件实现方案、电路参数的选择和系统时序设计。给出了数字相关的试验结果。     

网页设计中人性化设计思考

网页设计的人性化问题是当前网页设计界一直都在探讨的问题,但是大都停留在功能、技术方面的实践,而忽略了艺术层面的人性化关照。本文依据设计的美学原则,从色彩搭配、版式设计、页面格调等方面进行阐述,旨在使网页设计者能够对艺术因素方面有所重视,使网页设计能够真正的达到技术性与艺术性的完美结合．发挥网络的更大功效。     

PCF8563在MT测深仪中的应用

为了解决MT测深仪在GPS配件损坏或GPS信号较差情况下不能工作或采集时间记录出现紊乱的问题,给出了利用GPS(Global Positioning System)和RTC(Real-Time Clock)解决的方案,并在自主研发的长周期MT测深仪CLP中进行了实施。介绍了系统设计思路与电路的设计原理、主要程序设计算法,给出了野外测量结果,对结果进行了分析,分析结果说明该仪器的基于GPS和RTC的时钟功能可胜任大地电磁测深工作要求。     

基于FPGA的光电编码器电路抗干扰设计

为了减少光电编码器在电磁干扰和机械振动的情况下容易出现的计数错误,提出了一种基于FP-GA的光电编码器抗干扰电路设计.应用VHDL语言对光电编码器电路进行描述,加入分频模块、滤波模块提高电路抗干扰性能,并对四倍频电路和计数电路进行了改进,给出了时序仿真图和资源使用情况.应用结果表明系统的抗干扰设计效果良好,提高了系统可靠性.     

浅谈住宅建筑设计与内装修设计的统一

针对住宅建筑设计与装修设计脱节存在的问题,从整个设计、方案优化、设计深度细化等方面提出了相应的措施,使住宅建筑与内装修完美统一,保证住宅设计质量。     

建筑设计类专业毕业设计模式研究

毕业设计是高职教育最后一个教学环节,也是非常重要的一个环节。针对目前毕业设计存在的若干问题,本文对建筑设计类专业毕业设计模式进行了探讨和分析,提出了提高毕业设计质量的若干措施。     

基于CPLD的校频二进制编码解码方法

该文在校频二进制编码的基础上，提出用可编程逻辑器件解决校频二进制编码的解码电路复杂，占用空间过大的问题；给出引信解码计时功能框图，重点介绍如何使用硬件描述语言VHDL对可编程逻辑器件进行设计，实现校频二进制解码计时功能，并进行了模拟仿真，实现了引信电路的微型化和低功耗性能，与采用分立元件数字电路和单片机的设计相比较，利用可编程逻辑器件进行引信产品设计具有一定的优势。     

监护系统智能串行集线器的研究

根据监护仪器软件不兼容情况 ,设计出适合分布式结构的智能集线器 ,较好地解决了单片机静态口的时序配合和硬件连接的问题     

可变频标准信号源的VHDL设计

本文实现了基于EDA技术的多种标准信号源的设计，并利用分频原理实现了输出信号的变频控制．通过编译和仿真验证了设计的可行性．本文对多种信号发生器的嵌入式设计具有参考价值．