| 一种通用分频器的设计与CPLD实现 |
| |
| 引用本文： | 程耀林.一种通用分频器的设计与CPLD实现[J].中南民族大学学报(自然科学版),2008,27(4). |
| |
| 作者姓名： | 程耀林 |
| |
| 作者单位： | 中南民族大学,电子信息工程学院,武汉,430074 |
| |
| 摘 要： | 提出了一种通用分频器的设计与采用CPLD实现的方法,该分频器有较强的通用性,使用方便,它只有一个控制信号即分频比,分频比大小没有限制、可调,无论分频比为奇数或者偶数时,其分频时钟都可实现均匀(即等占空比).给出了设计方案及其原理,提供了一个CPLD设计实例,使用了Verilog-HDL语言进行设计,并在MAX PLUS软件上进行了仿真,提供了仿真结果和占空比公式,仿真结果表明:这种分频器是可以实现的.
|
| 关 键 词： | 分频器 可调分频比 等占空比 复杂可编程逻辑器件 |
Design and CPLD Realization of a Universal Frequency Divider |
| |
| Cheng Yaolin.Design and CPLD Realization of a Universal Frequency Divider[J].Journal of South-Central Univ for,2008,27(4). |
| |
| Authors: | Cheng Yaolin |
| |
| Abstract: | |
| |
| Keywords: | frequency divider variable dividing ratio half duty CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《中南民族大学学报(自然科学版)》浏览原始摘要信息 |
| 点击此处可从《中南民族大学学报(自然科学版)》下载免费的PDF全文 |
|
