一种竞赛抢答器的设计与实现

本文设计了一种八路竞赛抢答器的电路设计方案,其结构简单,功能易于实现,并利用复杂可编程逻辑器件(CPLD)得以验证和实现系统功能。它具有组别显示、蜂鸣警示,适用于各种竞赛场合。     

基于DSP和CPLD的数粒机计数系统设计

为提高数粒机的的计数速度和精度,设计了一种计数系统。该系统以光电传感器作为检测机构,使用CPLD、DSP双核控制系统,采用多通道相互独立、并行采集的工作方式。系统可实现颗粒药品包装前的计数,并在一定程度上进行残缺药品的检测与识别。理论上每通道计数速度可达3 000粒/min以上,实际计数速度为1 000粒/min左右。对药品直径在3~20 mm的不规则物体均可实现准确计数。     

基于CPLD的EDA创新实验箱的设计应用

介绍了一种以EPM3128ATC100-10为核心的基于CPLD的EDA创新实验箱的设计,给出了应用方法和实例。在QuartusII5.0环境下,使用该实验箱能培养学生EDA软硬件综合设计能力,拓展电子创新思路,在硬件设计的基础上完成EDA创新实验,弥补了同类实验箱在学生EDA硬件实训方面的不足。     

基于DSP＆CPLD的便携式振动信号处理系统

为了更准确方便地诊断设备运行特性，结合FFT和小波分析原理设计了一种基于DSP＆CPLD的便携式振动信号处理系统。系统的硬件电路由信号调理电路、数据采集处理模块和外围电路等组成，其软件部分由主程序模块、数据采集处理程序和LCD显示程序等组成，能够实时采集振动信号，显示并存储静态特性、振动波形和频谱等数据。     

燃气轮机启动电机负载模拟系统

为了更好地研究燃气轮机启动电动机的启动特性,给出了一种45kW燃气轮机启动电动机负载特性模拟系统,介绍了系统的组成,工作原理以及硬件、软件的设计方案.试验结果表明系统具有良好的动静态性能,能够很好地模拟燃气轮机启动电动机的启动特性.对其他类似的负载模拟系统具有一定的参考价值.     

千兆以太网中的8B/10B编解码的CPLD实现技术

介绍了千兆以太网物理子层的8B/10B编解码器的原理和CPLD的实现.研究结果表明,工作在较低速率的基于Lattice isplsi 1032E的CPLD编码和解码器验证了现有最新的高速可编程逻辑器件(CPLD和FPGA)可在千兆以太网中以125Mbps的速率实现8B/10B并行编码和解码.     

基于EDA工具的数字电子系统设计

介绍了基于 EDA工具的硬件电子系统的设计方法 ,并针对特定的在系统可编程 CPL D器件 isp L SI10 16目标芯片描述了自动洗衣机模拟控制器的程序设计步骤 ,给出了 HDL程序代码     

声波测井中波列采集的串行采集系统设计

文章从系统的角度介绍了声波测井中波列采集的串行采集系统设计的整个过程,其中包括硬件电路的设计、器件的选用和在整个设计过程中所发现的某些问题及其解决办法.     

基于CPLD芯片的矿山卷扬机信号显示仪设计

介绍了使用CPLD芯片作为核心的矿山卷扬机信号显示仪的功能、结构与组成,描述时钟的具体分配方法及信号处理电路的工作过程.     

基于MPU/PLL和CPLD技术的数字正弦信号发生器的设计与分析

直接数字波形合成式正弦波发生器，对于提高多功能校验仪的稳定性和准确度具有基础性意义．研究了基于微处理器（micm processorunit，MPU）、锁相环（phase lockedloop，PLL）和复杂可编程逻辑器件（complicated programmablelogicdevice，CPLD）技术的高精度，可调频、调相、调幅的双路数字合成正弦波发生器的设计方案．给出了调频、调相、调幅的实现方法和对设计要点的相关分析．