| 基于CPLD实现可扩展(I)FFT处理器的设计 |
| |
| 引用本文： | 刘晓明,熊东,孙学,鲁俊成.基于CPLD实现可扩展(I)FFT处理器的设计[J].重庆大学学报(自然科学版),2005,28(3):72-75. |
| |
| 作者姓名： | 刘晓明 熊东 孙学 鲁俊成 |
| |
| 作者单位： | [1]重庆大学通信工程学院，重庆400030 [2]重庆大学电气工程学院，重庆400030 |
| |
| 摘 要： | 提出了基于CPLD(复杂可编程逻辑器件)实现傅立叶变换点数可灵活扩展的高速FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、读/写RAM地址规律、补码实现短点数FFT阵列处理结构以及补码实现CORDIC(坐标旋转数字计算机)算法的流水线结构等,输入数据速率为20 MHz时,1024点FFT运算时间约为50 us.
|
| 关 键 词： | 快速傅里叶变换 坐标旋转数字计算机 复杂可编程逻辑器件 |
| 文章编号： | 1000-582X(2005)03-0072-04 |
| 修稿时间： | 2004年10月8日 |
Design of the Expandable (I)FFT Implemented in the CPLD |
| |
| LIU Xiao-ming,XIONG Dong,SUN Xue,LU Juncheng.Design of the Expandable (I)FFT Implemented in the CPLD[J].Journal of Chongqing University(Natural Science Edition),2005,28(3):72-75. |
| |
| Authors: | LIU Xiao-ming XIONG Dong SUN Xue LU Juncheng |
| |
| Abstract: | The architecture of scalable length and high speed FFT processor based on CPLD(Complex Programmable Logic Device) is proposed, including the pipeline architecture of the radix mixed FFT algorithm, the address regularity of the read-then-write RAM, the array architecture of short-length FFT and the pipeline complement architecture of CORDIC(Coordinate Rotation Digital Computer) algorithm. If the input-data velocity is 20 MHz,the time expended on 1024-point FFT is 50 us. |
| |
| Keywords: | FFT CORDIC CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《重庆大学学报(自然科学版)》浏览原始摘要信息 |
| 点击此处可从《重庆大学学报(自然科学版)》下载免费的PDF全文 |
