功率VDMOSFET外延层参数的优化选择

本文推导出外延层穿通击穿情况下均匀掺杂外延层电阻率和厚度的关系式,及使外延层理想比电阻ρW取最小值时电阻率和厚度的精确表达式。从比导通电阻最小的要求考虑,提出了优选外延层参数的方法,计算结果表明,此法优于传统方法和C.Hu方法,可使VDMOSFET的比导通电阻达到最小值。     

VDMOSFET的最佳设计

以正方形单胞为例,较系统的分析了VDMOSFET的物理机制及其工作原理,并通过大量计算找出多晶硅窗口区尺寸Lw和多晶硅尺寸Lp的最佳设计比例,阐述了器件的最佳化设计思想.     

大功率P沟道VDMOS器件设计与工艺仿真

作为现代电力电子核心器件之一的P沟道VDMOS(vertical double-diffuse,MOS)器件,一直以来由于应用领域狭窄而并未得到足够的研究。以P沟道VDMOS器件为研究对象,为一款击穿电压超过-200V的P沟道VDMOS设计了有源区的元胞结构及复合耐压终端结构,并开发了一套完整的P沟道VDMOS专用非自对准工艺流程。最后通过仿真得到器件的击穿电压超过-200V,阈值电压为-2.78V,完全满足了设计要求,也为下一步流片提供了有益的参考。     

双导层结构横向功率器件的导通电阻模型及应用研究

横向高压器件是智能功率集成电路的核心器件,而漂移区结构参数是影响器件导通和击穿性能的重要因素。为此,提出了LDMOS三种经典结构的导通电阻模型并研究了漂移区结构参数对导通电阻的影响,它们分别是:Single RESURF,Double RESURF,Dual conduction layer结构。然后借助这些模型研究了漂移区掺杂浓度、漂移区长度、漂移区厚度对器件导通电阻的影响。利用MATLAB计算相同器件参数下模型的解析结果。对比模型的解析结果和仿真结果,发现解析结果和仿真结果基本一致,证明了解析模型的正确性。     

漂移区槽氧高压SOI-LDMOS器件模型

为了获得SOI-LDMOS器件耐压和比导通电阻的良好折衷,提出了一种漂移区槽氧SOI-LDMOS高压器件新结构．利用漂移区槽氧和栅、漏场板优化横向电场提高了横向耐压和漂移区的渗杂浓度．借助二维仿真软件对该器件的耐压和比导通电阻特性进行了研究,结果表明该器件与常规SOI—LDMOS结构相比在相同漂移区长度下耐压提高了31％．在相同耐压下比导通电阻降低了34．8％．     

高温、高压LDMOS导通电阻的特性

本文提出了高温、高压LDMOS的等效电路,讨论了LDMOS泄漏电流及其本征参数在高温下随温度变化的规律.根据分析,漏pn结的反向泄漏电流决定了LDMOS的高温极限温度,导通电阻与温度的关系为Ron∝((T)/(T1))y(y=1.5～2.5).     

pLEDMOS导通电阻及阈值电压的热载流子退化

研究了不同漂移区长度及不同栅场极板长度的厚栅氧化层pLEDMOS器件由热载流子效应导致的导通电阻及阈值电压的退化现象及机理.实验结果表明,增加漂移区长度能改善器件的导通电阻的退化,但加速了阈值电压的退化;增加栅场极板长度可以同时改善导通电阻和阈值电压的退化.借助TCAD仿真软件,模拟分析了不同漂移区长度及不同栅场极板长...     

小尺寸功率VDMOS晶体管中准饱和效应的研究

分析了功率VDMOS晶体管在小尺寸时准饱和效应的成因,并对其进行了理论证明和模拟验证.研究结果表明,在晶体管导通状态下,由于寄生JFET电阻R_j和MOS沟道电阻R_ch的分压作用,致使在MOS沟道内载流子漂移速度由饱和变为不饱和,而在寄生JFET沟道中载流子漂移速度由不饱和变为饱和,造成器件在高栅源电压V_GS时,器件漏端电流I_DS大小与栅源电压V_GS无关,从而形成准饱和效应.