一种同步流水算术编码器的设计

针对JPEG2000标准中的算术编码器实现时,在上下文(CX)表更新、归一化及字节输出过程中具有返回或等待路径问题,提出一种新的同步流水算术编码器设计方案．该方案采用4步流水线设计,通过流水线操作的时序分析,得到了CX表的单步更新方法,并设计了一种树型搜索的寄存器的短延时0位检测电路．引入多路选择器来加速实现任意位左移,在提高主关键路径并行性的同时,采用了多种方法对寄存器传输级代码进行优化．实验表明,在EP1S258672C7上,最高工作时钟可达107．91MHz．     

7/5小波滤波器簇及其图像压缩性能研究

构造了包括BT7/5滤波器(Brislawn-Treiber)在内的7/5小波滤波器簇,依据欧几里得算法给出了7/5小波基提升格式的构造过程和提升实现算法.根据7/5小波基优化条件的要求,证明了7/5小波基的、提升系数α为0.08时的图像压缩性能最佳,该小波基为JPEG2000标准第二部分推荐使用的BT7/5小波滤波器组.BT7/5小波的系数为有理数,与无理系数的CDF9/7小波滤波器相比,具有计算复杂度低和便于VLSI硬件实现等优点.实验结果表明,若压缩比在100∶1以内,采用BT7/5小波滤波器的重构图像峰值信噪比只比CDF9/7低0.1dB,而比LT5/3(LeGall-Tabatabai)高1.2dB.因此,在JPEG2000图像压缩系统中,BT7/5是LT5/3和CDF9/7的理想替代者.     

基于JPEG2000芯片的小波系数存储器设计

针对JPEG2000芯片设计中的完全小波系数存储占用大量存储器问题,在小波变换总体结构中对小波系数的LH、HL和HH子带采用双缓存的物理存储结构.为了解决由此产生的写覆盖,首先建立小波滤波器的时序模型,得到输入输出延时时钟数,根据此时钟数和缓存标志位的状态决定其输入地址发生器的地址产生,以实现可控的小波滤波器输出.在图像大小为256×256像素、码块大小为16×16像素时,与完全系数存储结构相比,该结构可节约片上存储器达576kb.通过对子带内小波系数的分布模型和缓存内的位平面数统计分析表明,该结构对编码并行性的影响较小,仿真实验同时证明了并行效率的降低不会超过2%.     

JPEG2000中9/7离散小波变换二进制系数实现

基于实数的二进制表示法,把CDF((Cohen,Daubechies and Feauveau)9／7双正交小波基的提升系数化为二进制,采用简单的移位-加操作代替结构复杂的浮点乘法器,从而实现了JPEG2000中9／7离散小波变换的定点计算,相对于浮点计算法,移位-加操作最大的优点是计算简单,特别易于超大规模集成电路实现,因而使硬件实时处理图像信号成为可能．实验仿真结果表明：在低压缩比的情况下,用移位-加操作重构的图像,其峰值信噪比(PSNR)只比浮点法低0．10dB,当压缩比增大时,其PSNR值略好于浮点法。     

发动机热力循环可用能分析

为进一步提高发动机热效率,需要对发动机动力循环中的能量利用作出分析,可用能分析可以从“质”的方面对发动机工作过程中的能量利用作出评价.该文利用发动机工作过程有限时间热力学模型,对发动机工作过程中的可用能损失进行了全面的分析,所得结论与发动机实际工作过程基本一致.     

JPEG2000二维离散小波变换高效并行VLSI结构设计

提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL-SI结构设计方法。利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作。整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模。二维离散小波滤波器结构已经过Verilog HDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中。