LVDS高速数据驱动器电路设计与研究

为了满足数据传输的高速度，低功耗的要求，开发出来了利用低电压差分信号传输技术(简称LVDS)设计混合信号系统，可以确保铜导线能够满足高速数据传输．分析了LVDS驱动器的电路结构，在此基础上提出了具体设计，同时给出了用SPECTRES工具进行模拟验证的结果。     

基于低功耗SoC的微型图像采集系统设计

针对低成本和低功耗的物联网SoC芯片发展要求,基于SMIC 55 nm CMOS工艺,以低功耗开源处理器RI5CY的SoC芯片为平台,结合片内含有DSP与A/D转换功能的低电压CMOS图像传感器OV7725,设计并实现了一款基于开源RISC_V指令集架构SoC芯片的图像采集控制系统.文中介绍了图像采集控制系统的结构,并详细阐述基于AHB总线的图像采集控制器的设计.控制器采用一种改进的异步FIFO来实现不同时钟域的同步设计,具有小面积和低功耗的特点.通过Modelsim仿真、DC综合以及FPGA验证,结果表明:该系统实现了视频图像数据的采集和传输,操作流程简单,易于软件调试,支持应用最高带宽可达37 MB/s. SoC芯片系统的时钟主频为200 MHz,芯片总面积为3 250×3 648μm2,总功耗仅为24.419 mW.     

半双工RS-485收发器的发送电路设计

介绍了一种半双工RS-485通信收发器的发送电路的设计,该电路具有数据传输率高(2．5Mbit／s)、大驱动电流(可驱动32个收发器)的特点,且具有高电压保护和过流保护的功能．为了进一步提高电路性能,在设计中灵活运用了肖特基势垒二极管．并用candence公司的spectre进行仿真,结果表明可实现预定目标．     

一种低功耗时钟树综合的寄存器聚类方法

随着集成电路制造工艺的进步与芯片集成度的提升，对于低功耗芯片的需求越来越大.时钟网络功耗占芯片总功耗的 40%以上，优化时钟网络的功耗已成为高性能集成电路设计中最重要的目标之一.本文提出了一种新的寄存器聚类方法来生成时钟树的叶级拓扑结构，通过限制群组的扇出、负载和范围，对寄存器进行合理分组，减少了缓冲器的插入数目和总布线长度，有效降低时钟网络功耗.将该方法整合到传统的时钟树综合（CTS）流程中，在ISCAS89 基准电路上测试并分析其有效性.实验结果表明，该寄存器聚类方法在不影响时钟树最大延时的情况下，有效减少了时钟网络20%以上的功率耗散和20%以上的时钟偏移.