排序方式: 共有2条查询结果,搜索用时 15 毫秒
1
1.
提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器(DRAM),使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性... 相似文献
2.
由两个PMOS晶体管组成的增益单元构成的eDRAM核心存储单元,与逻辑工艺完全兼容且面积仅为SRAM的40%.在不增加单元面积的前提下对传统增益单元的阈值电压及版图结构进行了改进,获得了平均2~3倍的数据保持时间的提升.引入了监测单元方案,使得芯片在温度变化和存取操作干扰变化的情况下能自适应地调整刷新频率及写操作电压,节约了25%~30%的刷新功耗. 相似文献
1