基于FPGA的SATA主机端控制器链路层发送模块设计

计算机系统中SATA(serial advanced technology attachment)主机端控制器采用专用总线转换芯片和软件控制方式.为使得以FPGA(field-programmable gate array)为控制核心的电子系统可以直接使用SATA3.0硬盘作为数据存储介质,借鉴ATA1-7、SATA1.0、SATA2.0、SATA3.0等相关协议,提出了一种基于FPGA的SATA3.0主机端控制器的链路层发送功能模块的设计与实现方法,成功实现了数据在发送过程中的校验、加扰以及流量控制等相关功能.仿真结果表明:本控制器数据处理速度可达600 MB/s,验证了设计的正确性.     

基于FPGA的USB测控系统中PM调制的研究与实现

航天统一S波段(united S-band,USB)测控系统中相位调制(phase modulation,PM)是对遥控信息进行发送端调制的重要单元,针对航天测控PM调制载波频率高、采样速率大的需求,提出了一种基于现场可编程门阵列(field programmable gate array,FPGA)的USB测控系统中PM调制的研究方案及实现方法.设计将测距音信号与副载波信号联合调制到主载波,创新性地采用将高频分量与低频分量分解开、多路并行处理高速数字信号的方式实现相位调制.应用Modelsim仿真验证了设计的可行性,应用频谱仪分析频谱验证了设计的正确性,为地面遥控端提供了测试平台,在高速调制领域具有很强的可移植性.     

一种码元同步时钟信号的提取方法及单片机实现

提出了一种数字通信中码元同步时钟信号的开环提取方法.根据此方法设计了码元同步时钟信号提取电路原理框图,本方法比通常用的闭环提取法具有同步快、实现简单等特点.给出了码元同步时钟信号的提取原理,并用单片机予以实现,同时给出了软件程序的流程图.     

基于FPGA的IP over CCSDS协议中长帧拆分的实现与仿真

在借鉴IP over CCSDS(consultative committee for space data systems)space links等相关建议的基础上,就TCP/IP协议和CCSDS AOS(高级在轨系统)空间数据链路协议之间的转换,提出了一种基于FPGA(field-programmable gate array)的IP over CCSDS协议长帧拆分算法的设计实现方法,并给出了仿真验证结果.     

基于ARM的汽车用甲醇/汽油双燃料控制器设计

提出了一种基于嵌入式ARM(advanced RISC machines,高级精简指令集机器)处理器的汽车用甲醇/汽油双燃料控制器设计方案.此控制器安装于汽车电控单元(ECU)与发动机之间,与ECU实现互动,通过安装在汽车发动机不同部位上的各种传感器采集发动机的各种工作参数,采用燃油喷射控制修正技术,依据甲醇与汽油的热值差异及替代关系修正喷油脉宽,实现双燃料控制.     

一种基于CPLD的二值数字化4DPSK解调器设计方案

针对如何用复杂可编程逻辑器件实现4DPSK信号的解调,提出了一种基于CPLD的4DPSK信号解调器设计方案.先将4DPSK信号通过双门限比较器等进行二值数字化,再用VHDL语言设计实现对此数字化后的二值逻辑信号进行延迟、相移、逻辑运算和识别等处理,实现对4DPSK信号的解调.此设计方案减小了硬件实现的复杂度,迎合了可编程逻辑器件CPLD对数字逻辑信号进行处理的特点,并给出了用可编程逻辑器件CPLD实现部分的仿真波形.     

一种高精度可调频调相的正弦信号源的实现方法

介绍了一种应用于电度表校表系统中的高精度的可调频调相正弦信号源的实现方法.以单片机作为控制器件,EPROM存储数据,利用大规模可编程逻辑器件设计实现大部分外围电路,通过D/A转换器实现两路正弦波形的输出,达到校表系统对频率和相位差调节的要求.     

可满足公式到极小不可满足公式MU(1)的扩张复杂性

可满足合取范式（CNF）公式F到极小不可满足公式MU（1）的扩张是,对给定的CNF公式F,是否存在一个公式G满足条件var（G）包含var（F）并使得F＋G∈MU（1）。Horn公式到MU（1）公式的扩张问题可在多项式时间内解决,但对一般CNF公式F的扩张问题,至今尚未解决。这里我们将给出一个多项式时间的算法解决这一问题。     

基于AT89C52的基站门禁控制系统硬件设计

设计了基于AT89C52的门禁控制系统,给出了微处理器模块电路及复位与时钟电路、数据存储器、通讯接口、读卡模块、遥信遥控、电源模块等外围电路的硬件原理,支持多种传输模式和多种开门方式,具有兼容性、稳定性、实用性.     

直接序列扩频伪码同步技术的研究与实现

在直接序列扩频通信系统中,要想将原始数据完整、准确、无误地解扩出来,伪码同步的准确性、及时性是至关重要的.因此,针对直接序列扩频通信中伪码的同步问题,本文结合常规的延迟锁相跟踪环和滑动相关法的理论,以 Xilinx 公司的 FPGA(现场可编程门阵列)为核心控制单元设计电路,基于延迟锁相环,实现了伪码的捕获与跟踪.测试结果表明:该系统方法能够稳定有效地实现伪码的捕获,并且能够及时准确地进行伪码的跟踪.