一种用于模拟高速VLSI中互连线瞬态响应的高效数值方法

利用线性多步积分法分析了高速VLSI中互连线的瞬态响应问题，与传统的差分方法相比，本算法具有高效、高精度、占计算机内存少等优点；另外，由于本算法是直接的数值算法，所以在处理互连线问题时，不受条件限制，可以适用于任何类型的互连线响应分析。     

JTAG软核设计与仿真

硬件系统的规模越来越大,复杂度越来越来高,对其进行测试也越来越困难,JTAG边界扫描技术较好地解决了传统测试的不足,边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。JTAG是符合IEEE规范的测试技术,JTAG的设计实现了测试复杂度的降低,适合进行大规模集成电路的测试。论述边界扫描技术的结构特征及软核设计方法的同时,分析了JTAG电路中数据传输的路径及电路对速度的影响,并以采样指令为例进行了功能仿真。     

分像素插值算法的VLSI实现

针对H.264/AVC标准中分像素插值运算复杂度高和存储访问量大的问题, 提出新的分像素插值算法。该算法采用易于硬件实现的4阶滤波器取代6阶滤波器进行分像素插值; 基于算法给出了一种1/4像素精度的8×8 块插补流水线结构。经性能分析和滤波器结构比较表明, 该结构在一个时钟内可以完成32个1/2像素位置的插值运算, 可应用于所有大小块, 且有面积小, 速度快的特点。实验结果表明, 与H.264标准相比, 该算法可以降低15%的空间复杂度, 提高了峰值信噪比, 降低了比特率, 提高了编码性能。     

利用谐函数微分积逼近求解高速VLSI中互连线的瞬态响应

利用谐函数微分积逼近法求解高速大规模集成电路互连线的瞬态响应。ＨＤＱ方法是一种直接的数值方法，与差分和有限元法相比，它的计算量可以大大降低，且具有较高 的精度，适用于频率较高的情况。     

用MatLab仿真高阶RC模型的互连线特性

用MatLab软件，对超大规模集成电路互连线的高阶王氏RC梯形电路模型在时域和频域进行仿真。结果显示，①100阶模型与2000阶模型单位阶跃响应0．9的上升时间仅相差9．5‰，表明用100阶模型仿真已足够精确。②通过仿真，确定了一个来自实际的互连线的通频带宽度。③测定了分布电阻和分布电容对互连线阶跃响应的上升时间及其通频带宽度的影响。④高阶仿真结果与1阶模型的理论结果相比，定性描述相同，定量描述差异较大，因此，用高阶模型对互连线的分布电路性质进行准确描述有一定的必要。     

Hardware Euclidean Distance Transform Implementation

Based on an efficient algorithm of Euclidean distance transform for binary images, a circuit of O (N^2) size is proposed. With in-place calculation, both the intermediate data storing and the result output use the same menmory with the input data. This reduces the amount of menmory largely. By replacing multipliers with coumters, comparators, and adders, the circuit size is further reduced and its calculation speed is improved also.     

铜互连技术

在集成电路中采用双镶嵌工艺制备互连线,铜作为互连线的材料具有低电阻率和较好的抗电迁移能力等优点,同时存在新的缺陷模式如沟槽缺陷、气泡缺陷、金属缺失等,目前的工作主要是该工艺的完善.     

Low-complexity systolic architecture for inversion

A modified extended binary Euclid＇ s algorithm which is more regularly iterative for computing an inversion in GF（2^m） is presented. Based on above modified algorithm, a serial-in serial-out architecture is proposed. It has area complexity of O（m）, latency of 5m - 2, and throughput of 1/m. Compared with other serial systolic arehiteetures, the proposed one has the smallest area complexity, shorter latency. It is highly regular, modular, and thus well suited for high-speed VLSI design.     

Low complexity reconfigurable architecture for the 5/3 and 9/7 discrete wavelet transform

1 .INTRODUCTIONThe discrete wavelet transform(DWT) is widely usedin many applications such as signal analysis and pro-cessing,as well asi mage compression,and adoptedtobecome an ingredient in many i mage compressionstandards ,such as JPEG2000 etc . This is because theDWTcan decompose the signals into different subba-nds with both ti me and frequency information and fa-cilitate to arrive a high compression ratio. Lifting-based wavelet[1 ,2]is also called as the secondly genera-tion wave…     

一种H.264／AVC解码器关键技术的设计

本文提出了H.264/AVC解码器的系统结构及其核心单元总体结构的设计研究方案.重点包括系统的流水线设计、双总线设计以及IDCT变换、帧内预测、帧间运动补偿等关键模块的设计与大规模逻辑实现.硬件解码部分在200 MHz 系统时钟时可以实时解码H.264 High 4:4:4 profile 4.0 level码流.