地震数据采集中基于FPGA的多DDR SDRAM控制器设计

实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标.     

高速背板总线的组合式匹配方法

分析了高速背板总线中传统匹配情况下产生上冲和振铃的原因 ,指出在高速背板总线设计中的一种创新性的匹配方式———组合式匹配的合理性。它能有效地削弱高速总线中上冲和振铃对信号完整性的不利影响 ,有效地提高总线信号的完整性 ,从而提高总线速度。实际电路实验证实了这种匹配方式的实用性     

利用ADC测量皮秒量级时钟抖动大小及分布

研究了时钟抖动与正弦信号的采样序列之间的关系，并在正弦信号参数估计法的基础上，提出一种利用ADC采样测量皮秒量级的时钟抖动大小和分布的新方法．同时，还从理论上分析了参数估计误差和信号幅度噪声对测量时钟抖动的影响，并进行了仿真验证．结果表明，采用参数估计测量法测量时钟抖动，不但能够准确地测出抖动的大小，而且能够测出抖动的分布．     

宽带网络接口板的设计与实现

随着网络技术的发展，以ATM、POS和千兆以太网为代表的宽带网络技术正在蓬勃发展。设计工作稳定、网络管理功能强大和接口标准的接口板，成为宽带网络技术应用的关键。论文介绍了一种有效的2．5GATM／POS接口板和双通道千兆以太网接口板的设计实现方法。     

数字式声纳的实时信号处理

实时数字信号处理是声纳系统中的重要组成部分 ,通过对水声信号的分析处理完成对目标的搜寻和测量。处理过程不仅计算任务繁重 ,I/O数据率高 ,而且数据流分支较多 ,给设计带来了一定困难。介绍了用 DSP处理器阵列进行水声信号实时数字处理的实现方案 ,着重介绍其中的流水线并行处理。     

一种大动态水下声信号的调理方法

本文介绍了在海洋噪声背景下对大动态小信号进行调理的一种方法,并对动态增益控制、滤波和抗干扰进行了说明。调试结果表明,这种调理方法大大提高了信噪比。     

L波段杂波雷达录取系统

本文介绍一种用于Ｌ波段机载杂波雷达中杂波记录的数据采集系统。该系统在雷达触发脉冲的控制下，同步采样Ｉ、Ｑ两路信号，分辨率为１２位，最高采样频率为４ＭＨｚ。系统２０ＭＢｙｔｅ的大容量数据缓冲区（每通道１０ＭＢｙｔｅ），由动态存储器（ＤＲＡＭ）构成。为满足杂波雷达的各种不同的工作模式，系统的触发延迟、每次触发的采样长度、一次连续记录对触发信号的响应次数以及实际的采样频率等均可由软件设置。文中先描述系统的工作原理与电路设计，而后介绍利用谱分析方法与直方图分析方法对Ｉ、Ｑ两采样通道的测试结果。     

高速串行互连系统数据相关性抖动峰峰值分析

对一般情况下串行通信中数据相关性抖动峰峰值进行了分析,并给出了具体计算公式.针对一阶系统进行了仿真和分析,讨论了系统参数对数据相关性抖动的影响;对于二阶和更复杂系统提出了具体的分析方法,比较了二阶系统的情况下的分析结果与仿真结果,讨论了误差可能产生的原因.在此基础上提出了一套采用测量信道响应分析数据相关性抖动峰峰值的方法,用于分析高速串行互联系统中的数据相关性抖动,当抖动成分的大小远小于码元宽度时,这种分析方法较好符合了仿真结果.     

时移地震数据采集和记录系统中数据汇聚和传输子系统的设计

介绍了该系统的整体结构，包括：水下压力获取子系统，船载数据汇聚和传输子系统，以及室内控制和数据记录子系统．然后详细介绍了船载数据汇聚和传输子系统的软硬件设计，它使用了可编程逻辑阵列FPGA和嵌入式操作系统VxWorks，显示出了良好的可靠性、灵活性和可扩展性。     

高速数据采集系统时钟抖动研究

研究了数据采集系统时钟抖动、ADC量化噪声以及ADC微分非线性与信噪比的关系．通过合理的假设，利用自相关和功率谱密度的关系，推导出了信噪比与抖动和噪声的数学公式．并建立仿真模型，验证该公式．结果表明，在输入信号频率比较高的时候，信噪比以20dB／倍频下降，时钟抖动决定了20dB／倍频下降的起始位置．