求解VLSI不可二划分布图规划问题的混合遗传算法

超大规模集成电路(VLSI)布图规划是VLSI物理设计的关键环节之一,对集成电路的芯片面积、线长等性能指标有重大影响.基于B*-tree的结构表示,结合遗传算法的思想,提出一种用于解决VLSI不可二划分布图规划问题的混合遗传算法,并用MCNC标准测试例子对所设计的算法进行测试,证明该算法的有效性.     

改进的离散小波变换流水线VLSI结构

为了解决离散小波变换的流水线超大规模集成电路(VLSI)结构硬件开销大的问题,在翻转结构的基础上,提出了一种改进的流水线VLSI结构.该结构采用合并提升步骤和流水线设计的方法,有效调整了原始数据的运算路径;其二维离散小波变换的结构由列滤波模块、2×2转置模块、行滤波模块和缩放模块4部分组成;行和列滤波器同时进行滤波,2×2转置模块实现了用几个寄存器代替大量的中间转置存储空间,并引入4选1的多路选择器到缩放模块中.实验结果表明,在关键路径的约束条件下,这种结构有效减小了硬件开销,降低了功耗.     

一种实时数据处理的软硬件算法研究

针对某中分辨率成像光谱仪遥感图像数据的特点,在研究基于局域纹理特征适合空间应用图像无损压缩技术的基础上,进行无损解压缩算法的设计,阐述了如何采用并行处理和流水线技术优化算法,实现算法到VLSI结构的优化映射,研制无损解压缩专用芯片,该芯片可以不低于16 Mbps的速率实时处理压缩数据,进行无损解压.     

基于新型脉动阵列的RSA密码处理器

应用于RSA密码系统的蒙哥马利模乘法算法,在专用集成电路实现时可以采用脉动阵列结构。长比特（1024位以上）数据的全局信号传输和乘法器的动态分割问题,对于RSA密码处理器的速度提高是非常重要的因素。作者提出一种基于模块的全局信号广播策略,减少全局信号的影响：通过采用流水化的总线传送全局数据;通过移位寄存器传送控制信号以及用于连续的乘法的中间结果。除了全局时钟之外的信号都被限定在一个模块内部或者相邻的2个模块之间。中国剩余定理（CRT）的采用,将解密速度提高了近4倍,作者提出一种冗余结构,使得在采用CRT时乘法器可以有效的进行动态分割。     

一种高效并行处理结构的H.264去块滤波器

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9.6%～74.4%,有效地提高了处理能力。     

面向VLSI实现三角函数求解算法

研究面向超大规模集成电路实现三角函数求解算法及其电路结构的实现。方法首先采用坐标旋转数字计算法推导求解三角函数的有效算法,然后利用小角度时的三角函数倍角公式推导有效的三角函数求方法。     

一种新的以时延优化为目标的布线算法研究

为了满足超大规模集成（ Ｖ Ｌ Ｓ Ｉ）并行系统和同步系统的需要,提出了一种以线网时延方差最小和时延均值小为目标的 Ｖ Ｌ Ｓ Ｉ版图布线算法,较好地解决了 Ｍ 规模并行系统及同步系统中时钟信号传输的均衡性问题,具有方法独特、算法简单、可并行处理等特点,实验结果运作良好。     

MPEG-2视频变长码解码VLSI设计

提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码,并为更复杂的应用提供了扩展的余地．     

二维时域有限差分法提取高温超导互连线频变等效电路参数

采用二维时域有限差分（ＦＤＴＤ）法分析用于超大规模集成电路（ＶＬＳＩ）封装互连的高温超导互连线的传输特性,并提取其频变等效电路参数．结合描述超导特性的Ｌｏｎｄｏｎ 第一方程与Ｍａｘｗｅｌｌ方程进行二维ＦＤＴＤ分析,建立稳定的差分格式．在时域模拟过程中,非均匀渐变网格划分法的运用和时间序列预测模型的提出,大大节约了计算机内存和计算时间．计算结果和三维ＦＤＴＤ法分析结果比较,一致性较好,且提高了分析效率．     

基于适应性模拟退火的标准单元布局算法

提出了一种基于适应性模拟退火的标准单元布局算法，针对各布局电路的特性，在传统的模拟退火算法中引入适应性初始温度和适应性搜索区域的概念，并对标准单元布局中目标函数中的惩罚项做出相应改进。该算法用于对一组标竿电路进行测试，和传统模拟退火算法得出的结果相比，在布局效果上和时间性能上均显示出优越性。