面向可重构制造单元的仿真建模技术研究

针对传统仿真建模方法无法适应可重构制造单元频繁调整的特点,提出了模块化控制模型与数据驱动相结合的仿真建模方法。首先采用层次化建模技术将生产系统复杂的管理和控制过程分解为车间层、单元层和设备层,各层次内部采用面向对象仿真建模技术将基本建模元素与仿真控制逻辑分离,构建过程控制模型;然后在对仿真建模各阶段需要的数据进行分析和分类的基础上,采用系统集成和人机交互的方式及时获取仿真数据,利用变化了的数据驱动各层次控制模型,快速构建生产系统重构后的仿真模型。最后,以某研究所的机加车间为例,验证了该方法的实用性和通用性。     

基于改进的网重写系统的Petri网逻辑控制器的自重构方法

提出一种基于改进的网重写系统的可重构制造系统的Petri网模型的自重构方法。通过改进,克服了网重写系统的若干固有缺陷,提出了Petri网逻辑控制器的自重构方法,这种方法能保证重构中逻辑控制器的正确性,避免复杂的数学分析验证。通过可重构制造单元的实例演示了该方法,并验证了其有效性。     

一种异构可重构的认知无线电平台及设计方法

未来无线通信频带越来越紧张,认知无线电可感知频谱,使认知用户和认证用户可以无干扰地共享频谱,并成为一种提高频谱利用率的重要方法。提出了一种基于SoC(System on Chip)的异构可重构认知无线电平台及设计方法,该方法满足认知无线电感知频谱、适应无线信道时变的要求,并能高效、低能耗地实现认知无线电的动态配置。     

面向媒体处理可重构系统中数据缓存结构和缓存管理策略优化

研究并提出了一种基于二维访问机制的数据缓存结构(2D Cache)及其更新管理策略.该缓存结构可以在控制硬件存储开销的同时,有效提升可重构系统的数据访存效率.实验结果表明,仅需4 KB的数据缓存开销,可重构系统的访存性能提升了29.16%~35.65%,并且对于不同标准的媒体处理算法都能获得较好的优化效果,具有很好的适应性.芯片实测结果表明,采用所述数据缓存设计方案的可重构系统可以在200 MHz下满足1080p@30fps的实时解码需求,与国际同类架构相比,性能提高了1.8倍以上.     

基于组件的可重配置协议栈模型及实现技术

在通用协议栈概念的基础上,引入集中式协议栈管理和分散式分层协议管理相结合的新的重配置控制管理功能,提出一种改进的、基于组件的分层可重配置协议栈模型,给出其协议栈重配置方法,详尽阐述了利用面向对象方法实现协议组件分解、合成、替换和通信的软件技术.     

Design and realization of a high productivity cluster-based network application reconfigurable accelerator board

Improving processor frequency to strengthen massive data processing capability will lead to incremental server marginal costs and bring about a series of problems such as power consumption, management complexity, etc. Based on the field programmable gate array (FPGA), TCP offload engine (TOE), zero-copy and other key technologies, this paper describes the design and realization of a reconfigurable accelerator board. In this board, TCP/IP protocol will be moved to high-speed reconfigurable accelerator board. The packets will be labeled according to the protocol and submitted to the upper data processing software after IP-quintuple filtering in hardware. Reconfigurable accelerator board obtains higher performance speed-up compared with ordinary NIC card.     

一种可重构处理器的设计

以主流FPGA为平台设计了一个可重构处理器．该处理器在与现有处理器内核全兼容的基础上,把指令总线和数据总线作为可重构部件的扩展接口,具有简单可靠的部件指令扩展规则、数据通讯方式和部件识别机制．重构操作的工作方式、数据保护机制也在设计中被充分考虑。     

水下声学调制解调器动态可重构数字系统设计与实现

提出一种动态可重构的水下声学调制解调器数字系统, 此系统将调制、解调模块定义为可重构模块, 根据水下声学信道的检测结果, 动态调整其调制解调方式和数据率, 以提供低误码率、低能耗的通信。在Xilinx XUPV5 FPGA开发板上完成数字系统的实现与软硬件协同验证, 结果表明功能正确, 数字系统可以动态配置为2FSK和2PSK模式。与传统FPGA实现方法相比, 动态可重构的设计方法提高了算法设计的灵活性, 节约了数字系统硬件实现的资源。     

可进化可重构图像滤波器的设计

设计了一种新型的可重构、可进化图像滤波器.可重构电路采用了一种全新的可配置电路网络结构.该结构将功能运算单元以Benes拓扑结构互联,取代现有的MUX加功能运算单元的结构,使其具有更多条输出路径,更多运算单元参与到了进化中以提高进化效率.在运算单元设计方面,利用FPGA中特有的丰富LUT逻辑资源优势,设计了一种仅通过LUT配置码来控制其功能的P运算单元,节约资源且扩充了运算单元可执行的功能选项.借助于模拟退火遗传算法,通过对可重构电路配置码(基因)的不断改进和优化,该滤波器可以很好地滤除图像中的高斯噪声和椒盐噪声.实验结果表明:经过100万代进化,对于高斯噪声,噪声图像的平均每像素误差Mdpp=32.11,滤波后Mdpp=16.74,滤波质量优于一般高斯滤波器和现有的MUX加功能运算单元的可进化滤波器;对于椒盐噪声,噪声图像Mdpp=6.22,滤波后Mdpp=3.44,有效滤除了噪声.     

面向多任务的可重构星载计算机设计

为了使可重构星载计算机更好地满足微小卫星中多任务、多进程的工作需求,对其传统的体系结构进行了改进,参照生物体中干细胞的管理机制提出了一种现场可编程逻辑门阵列(field programmable gate array, FPGA)资源的动态管理方法,并以此为基础结合动态部分重构技术提出了一种能够根据星上任务进程自主调整电路结构的可重构星载计算机设计方法。该体系结构在消除可重构星载计算机中多个任务进程之间对硬件电路功能单元竞争的同时,不但简化了在轨升级机制,大幅减少了硬件升级所需上传的文件大小,还在系统层面增强了其对辐射损伤的应对能力。经过与传统星载计算机(386-EX)和普通可重构星载计算机的对比实验,可以看出该体系结构在多任务、高计算量的工作环境下具有非常明显的优势。