分级式IC版图设计规则检查

针对层次式设计的集成电路版图,提出一种分级式的版图设计规则检查算法,通过提取和使用平时图形抽象,结合浮出重叠区覆盖下的子单元图形的方法,确定了各单元在任意布局下的设计规则检查运算２图形集,可以处理各种重叠情况。分级式ＤＲＣ分别对每个单元的ＤＲＣ图形集作一次检查,与打散式相比,大大减少了处理重复单元多的大规模,超大规模集成电路版图的工作量,从而缩短了检查时间,降低了内存需求,且更便于设计修改错误。     

基于连接关系的标准单元布局算法研究

本文对一种基于连接关系的快速布局算法进行了探索研究,该算法以优化一次线长为目标,利用单元给定连接关系信息消除单元重叠。     

一种通道式布图算法及SC电路版图设计系统的研究

本文描述了一种通道式布图算法及由此实现的开关电容（ＳＣ）电路的版图设计系统——ＬＩＮＧ８５。该系统采用积木块式的元胞，行陈列的模式结构。用一维相关算法按相关元胞相距最近的原则完成行布局。分解嵌入的双层布线算法把分解后的两端子网按不交叉排序关系尽可能密集且不换层次地嵌入到各走线道，同时对穿孔作进一步处理．最后进行数据转换并完成已建库元胞的装载和连接，输出完整版图。     

一种MEMS CAD系统级到工艺级版图生成技术

采用自定义版图转换技术设计了MEMS系统级到工艺级之间的数据传递接口,通过对系统级设计得到网表文件的信息读取,提取了其中组件的版图信息、位置信息以及连接信息等将系统级设计结果,自动转化为二维标准版图文件,为实现“自顶向下”设计,进行器件版图编辑、掩膜板设计提供了一种有效的途径.     

集成电路分析－识别系统的研究

本文提出了集成电路芯片分析－识别系统的设计思想，并详细论述了版图－电路提取软件和电路拓扑结构检查软件的功能和算法特点．     

用于IC版图运算的O(N)排序算法

扫描线算法是集成电路版图运算的主流算法,排序在其中占有相当大的工作量．针对集成电路版图的特点,提出一种线性的排序算法,其时间复杂度为Ｏ（Ｎ）,比通常的快速排序算法时间复杂度（Ｏ（ＮｌｏｇＮ）低,适用于基于扫描线算法的集成电路版图运算．对于层次式设计的版图,该算法更具优越性     

采用标准单元的集成电路自动布图设计系统

采用标准单元方法的集成电路设计系统是一个用于专用集成电路（ＡＳＩＣ）设计的自动布图系统。本系统建有 ３ｕｍ硅栅 ＣＭＯＳ标准单元库，设计人员只要输入被设计电 路的逻辑图（或逻辑网单文件），或逻辑模拟的输入文件，该系统就自动调用所需的单元和压煤块，进行自动布局和自动布线，最后得到电路的掩膜版图。设计实例表明，该系统使半定制电路的设计过程加快，但仍保持较高的芯片密度。     

VLSI版图的电阻参数提取

总结了ＶＬＳＩ版图验证中提取电阻参数的各种方法的优缺点，给出了一种基于边界元法的电阻提取算法。将该算法用于几个实例中，取得了令人满意的效果。     

基于开关阵列的连接单元版图自动生成

研究了FPGA连接单元的版图自动生成方法,提出了一种用开关阵列结构实现FPGA连接单元版图的新方法,其主要步骤包括:编程连接的均匀化、交界的开关分配、开关与互连线的对应以及线网分裂的通道布线.该方法的优点是能够将连接单元的任意两条互连线进行编程连接,因而具有很好的灵活性.用该方法实现一个48×48的Wilton连接单元,与人工全定制相比版图面积增大12%~30%,大大缩短了版图的设计时间.     

一种用于集成电路版图设计的二维符号紧缩新方法

本文提出了一种二维集成电路(IC)符号版图设计紧缩的新方法。该法通过把布放的元件和选择的原点之间的距离减至最小来获得紧凑的设计版图。与一维紧缩比较起来，这种算法可获得更好的结果，而且其时间的复杂度具有同样的数量级。     

塔式起重机臂架周期性拓扑优化设计

为实现塔式起重机臂架桁架结构腹杆的布局优化,提出了基于连续体拓扑优化的桁架结构优化设计方法.首先去除起重臂腹杆,用腹板代替,同时为克服臂架细长难以进行拓扑优化的特点,将起重臂划分为若干个优化周期,建立臂架的周期性板梁优化模型;然后使用周期性SKO(soft kill option)方法对腹板进行连续体拓扑优化,优化中使用温度过滤函数消除棋盘格式现象,得到优化的腹板拓扑构型;最后使用有限单元8-邻域网格模型骨架提取算法得到腹板拓扑的中心骨架进而得到优化的腹杆布局.选取QTZ63塔式起重机最大幅度、最大起重量和最大应力3种典型工况作为优化工况,并考虑起升动载荷、风载荷及惯性载荷进行优化设计.基于3种典型工况,从强度、刚度、稳定性方面对原臂架和优化臂架进行了对比分析,验证了优化方法的有效性.     

基于系统布置设计与混合算法的锻造厂车间布局优化

针对因车间布局不合理而导致物流量浪费的现象,对某锻造厂进行研究,建立了物流量最小化的单目标优化函数,运用系统布置设计（SLP）方法对原始布局进行优化得到三种布局方案,采用层次分析法（AHP）与熵权法相结合的方法构建组合赋权模型,再通过逼近理想解排序法（TOPSIS)对三种方案进行排序优选,形成多指标决策评价模型。最后将遗传算法与和声搜索算法相结合,对锻造厂车间布局进行二次优化,获得最优布局方案。案例分析表明,此研究方法使物流量减少了28.82%,改进效果显著,同时也验证了该模型的优越性,对相关行业车间布局设计提供一定的参考价值。     

非文本区域优先的版面分析方法

版面分析目前已成为提高汉字识别系统效率的关键技术之一。针对中文版面较为复杂的特点,本文提出一种非文本区域优先的版面分析方法。该方法提取文档图像中所有连通域,根据连通域的大小进行聚类,从而可以得到文字连通域和非文字连通域,以达到分割版面的目的。实验结果表明,这种方法能够对比较规范的中文版面进行分析,具有较高的效率和较好的适应性。     

电路布局设计的松弛有向图

本文研究电路布局的一种新的图论表达方法——松弛有向图模型。其电路块可以有任意大小和长宽比。在电路布局中,松弛有向图模型比固定有向图模型有更大的灵活性;更易求得界面最小面积,获得最优布局结果。本文讨论电路布局的4种松弛操作和求电路栅格布局的最小面积方法,以及用松弛有向图的电路布局试验结果。     

基于遗传算法求解复杂时间-空间布局问题

给空间布局问题加入时间约束的多目标、多约束化布局问题(复杂时间-空间布局问题)是NP完全问题.探讨了遗传算法在求解这一复杂问题过程中的应用,提出用分层型遗传算法处理复杂时间-空间布局问题,给出了有效的编码形式和解码运算.根据混合原则和算例,该算法优于普通的遗传算法.     

一个计算机辅助电路布图设计系统

作者研究一个在IBM PC/XT型微型计算机上实现的计算机辅助电路布图设计系统。提出了电路布图设计的数学模型;采用有向图及人机交互方法设计电路布图;讨论了该系统的功能及结构特点;并给出了某些实验结果。     

嵌入社区半径的力引导与径向树混合布局算法

力引导布局算法存在无法展示复杂网络社区结构的缺陷,虽引入聚类的方式来展示社区结构,但社区内节点拥挤且排列无序,不利于观察社区内节点的结构特征与连边关系,为此提出嵌入社区半径的力引导与径向树混合布局算法.该算法首先采用K-means算法对网络节点进行社区划分;然后,用社区内节点数量确定社区半径,并将社区半径嵌入到社区斥力、引力中来展示社区结构;最后,采用径向树布局分层可视化各社区内节点.实验中使用拥挤区域占比、点分布偏差、节点偏差等指标验证了本算法既能降低拥挤度又能减少节点布局偏差,可视化结果显示,本算法布局社区结构明显,节点层次分明,易于理解.     

二维板材圆形件剪冲的四块排样算法

针对二维板材圆形件剪冲下料问题,提出一种基于四块排样方式的下料算法.这种排样方式将一张板材划分成四个块,在每块中排放具有相同长度和方向的条带;条带中排放若干行同种圆形件.构造排样算法生成单张板材上圆形件的四块排样方式,首先确定圆形件在条带中的布局;然后构造递归算法生成条带在块中的布局;最后采用隐式枚举算法确定板材的最优四块划分.采用列生成算法调用上述排样方法生成多个不同的排样方式,按照单纯型原理择优选择一组排样方式形成下料方案,并对小数解进行圆整操作.使用文献例题和实际生产实例将本文算法与文献算法进行对比,结果表明: 本文算法下料方案板材利用率比四种文献算法分别高0.49%, 0.32%, 6.04%和1.50%, 计算时间能满足实际应用需要.     

提高抗干扰能力的PCB布局

介绍了干扰的种类与PCB特性,给出了详细的各种抗干扰方案,研究了具有模拟电路的单片机系统如何实现合理的PCB布局问题,以ATMega16单片机的测温系统为例,详细介绍了PCB布局,可为设计基于单片机的测温系统提供参考。