一种低功耗异步FIFO在ASIC中的设计

为解决PCI视频采集卡中跨时钟域数据准确传输的问题,提出一种低功耗的异步先进先出(First In First Out,FIFO)存储器模块的实现方案.为适应大量的视频数据猝发传输设计一种宽为36位、深为256的异步 FIFO,基于低功耗设计思想,使用格雷码地址编码以有效抑制亚稳态,增加了门控时钟电路.该模块已经过测试...     

Low Latency High Throughout Circular Asynchronous FIFO

This paper describes a circular first in first out （FIFO） and its protocols which have a very low latency while still maintaining high throughput. Unlike the existing serial FIFOs based on asynchronous micropipelines, this FIFO＇s cells communicate directly with the input and output ports through a common bus, which effectively eliminates the data movement from the input port to the output port, thereby reducing the latency and the power consumption. Furthermore, the latency does not increase with the number of FIFO stages. Single-track asynchronous protocols are used to simplify the FIFO controller design, with only three C-gates needed in each cell controller, which substantially reduces the area. Simulations with the TSMC 0.25 μm CMOS logic process show that the latency of the 4-stage FIFO is less than 581 ps and the throughput is higher than 2.2 GHz.     

环境实时监测中基于PCI总线的数据采集系统的应用

设计一个基于PCI总线进行高速数据采集的环境实时监测系统,该系统利用S5933的FIFO实现高速数据采集,最大限度利用PCI总线的带宽和其高速传输能力.采集的数据以DMA方式直接存入指定的主机存储区,在这过程中不需要CPU干预,提高了CPU的效率.     

异步时钟域信号同步的实现

随着数字电子系统设计的快速发展,FPGA(现场可编程门阵列)在一些实际应用系统中通常包含有多个不同时钟,而系统功能实现的前提就是要完成数据在多个不同的时钟域之间进行传输,通常会产生亚稳态危害,为了较小亚稳态风险,本文分析了在跨时钟域时系统可能出现的亚稳态问题,提出了在FPGA工程设计中实现不同时钟域间的数据同步方法,对异步FIFO缓存法做了重点介绍.读写地址指针均采用了格雷码的形式,格雷码的特点是的相邻元之间每一次只有一位数据发生变化,所以系统的亚稳态风险会减小,通过Modelsim软件的仿真,验证了异步FIFO的应用可以有效的解决数据的跨时钟域传输问题.     

FPGA内部时钟系统间的FIFO数据接口

在现场可编程逻辑芯片的设计过程中，不同模块之间的数据接口，尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键．用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，即向接口FIFO模块中写入数据或从FIFO模块中读出数据．用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口，使设计变得非常简单和容易．所用的FIFO接口是XILINX公司提供的IP核，经过充分测试和优化，系统运行稳定，占用的FPGA内部资源也非常少。     

基于DSP与FIFO的多路雷达数据转换系统设计

在处理多路高速雷达信号过程中,数据的采集和存取是最重要的环节之一．由于DSP的工作时钟和A／D的采样速率不同,为了提高DSP的工作效率,避免丢失数据,就采用FIFO作为两者之间的接口．阐述了基于FIFO与DSP的雷达高速数据转换系统的设计思想,并给出了FIFO处理数据的程序流程．     

通用非对称FIFO结构设计

为了满足高速系统中数据处理实时性要求,提高数据吞吐率,防止发生数据溢出等严重错误,在常用FIFO设计使用的基础上,结合FPGA特性,提出了两种基于FPGA的读/写端口数据宽度不同的通用非对称FIFO结构方案.详细介绍了两种非对称FIFO结构方案的各组成模块功能及工作流程,并对两种设计方案进行了性能评估.经实际使用验证,结果表明这两种通用非对称FIFO结构方案设计合理,实用性强,易于借鉴推广.     

印刷体数字识别系统的 FPGA 实现

为提高处理速度,构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)的印刷体数字识别系统.该系统采用基于投影特征的字符分割和基于统计特征的字符识别原理,在Nexys-3硬件平台上完成了OV7670摄像头数据采集、图像预处理、字符分割与识别和结果显示的功能.在设计中,采取仅存储二值化图像的方法来降低系统对存储资源的需求,并使用乒乓操作进行存储从而达到实时处理的目的.为更合理地使用FPGA器件的内部资源,调用了片内数字时钟管理单元(digital clock manager,DCM)、乘法器、双端口RAM以及先入先出队列(first input first output,FIFO)等IP核(intellectual property core).最后在Modelsim中进行时序仿真,验证各个子模块的功能,并将各模块集成在开发板上进行硬件实现.通过对实验结果分析可知,该系统使用了较少的逻辑资源,在摄像头的帧速率为30 f/s的情况下,可以成功实时识别印刷体数字并将识别结果输出.     

基于串行总线的井下多通道高速高精度数据采集系统的设计

设计了一种八通道高速高精度并行数据采集系统.该系统具有14位分辨率,4×105次/s最高转换速度.采用复杂可编程逻辑器件(CPLD)实现了数据采集速率和采集数据量的程控选择功能,并控制FIFO缓存波形数据.数字处理器(DSP)通过串行命令总线控制采集速率、采集深度并启动采集;通过串行高速数据总线读取采集数据并进行实时处理.整个电路控制灵活,指标先进,结构紧凑,适合高性能井下设备使用.井下测试结果表明,波形特征明显,信噪比高.     

基于FPGA的异步FIFO设计与实现

随着现代数字电路系统密度和规模的不断扩大,一个系统中通常会包含多个时钟,因此不同时钟之间的数据传输成为亟待解决的问题.而一种可靠易行的解决方案就是异步FIFO.异步FIFO需要非常严格的多时钟技术,难以作出正确的设计合成和分析.本文提出了一种利用格雷码作为读写地址计数器的异步FIFO的设计方法,有效的避免了数据在不同时钟时间传输时遇到的亚稳态问题.并给出了综合仿真结果.     

基于四叉堆优先级队列的OSPF算法

通过比较已有的Dijkstra算法和基于四叉堆优先级队列的Dijkstra算法的时间复杂度得出，后者的执行效率高于前者；并在此基础上提出了基于四叉堆优先级队列的0SPF算法，以提高OSPF的效率。     

采用FIFO级联实现可编程的采样预触发与缓存容量扩展

为满足现代高分辨率雷达大容量高速缓存以及被动雷达和时差定位系统采样预触发的需要,提出了采用多片先进先出(FIFO)芯片级联的硬件结构实现可编程采样预触发和缓存容量扩展.分析了两级FIFO级联时芯片间接口的时序,给出了对FIFO可编程标志位的设置方法.实际应用证明,采用该结构可使系统的缓存容量达到2 MB,预触发量达到1 MB,且两种功能可由FPGA控制切换.该结构也适用于其它具有可编程标志的FIFO.     

Construction of a genetic map with SRAP markers and localization of the gene responsible for the first-flower-node trait in cucumber (Cucumis sativus L.)

Cucumber (Cucumis sativus L.) is an annualclimber originated from the tropic rain forest area inthe south of Himalayas, which belongs to the Cucur bitaceae family. Cucumber is one of the importantvegetables in the world, and its planting area is sec ond only to that of tomato[1]. However genetics re search on cucumber obviously drops behind that of thelatter. The classic genetic map of cucumber, with sixlinkage groups, is composed of more than 100 genesfor color, morphology, and dise…     

FIFO电路在液晶显示控制器中的应用

在分析液晶显示（LCD）控制器总体结构的基础上，阐述了用异步FIFO（先进先出）电路来解决显示存储器的并发访问和异步时钟域问题．给出了FIFO电路结构，并对其工作原理进行了分析．为减小亚稳态的出现几率，提高电路的工作稳定性，提出了两种方法来优化FIFO电路．一是用格雷码代替二进制编码，因为格雷码在任意两个相邻的数之间转换时，只有一个数位发生变化，这样可以有效缩短过渡周期．二是用两级触发器来同步输入的异步信号．FIFO电路使用VerilogHDL语言实现，并用Modelsim进行仿真．该设计已经成功运用到一款针对手持设备应用的LCD控制器中，测试结果表明该控制器工作正常，画面稳定、清晰．     

圆筒形件初拉深不用压边时的皱曲分析

在分析了突缘变形区的应力应变分布及其变化规律的基础上,运用压缩塑性失稳理论对本文所建立的计算模型进行了理论推导,得出了圆筒形件初拉深不用压边时突缘边缘塑性失稳皱曲的临界切向压应力的表达式和不用压边拉深时突缘变形区不会皱曲的条件。并以不锈钢1Cr18Ni9Ti 为例进行了论证。对比分析了判断拉深时突缘变形区不会皱曲的各种结果,给出了突缘变形区的皱曲临界曲线,得出了相应的结论。     

Ag在Si表面吸附的第一性原理研究

采用基于密度泛函理论的第一性原理平面波赝势方法计算优化了Ag原子在硅惯习面Si(111)和Si（220）晶面的最佳吸附位置,并计算了Ag/Si(111)和Ag/Si(220)体系的表面吸附能和表面态电子结构．研究表明:Si基表面Ag原子的最稳定吸附居于Si(220)晶面的穴位,此时的吸附能最低,其值为5.2569eV,属于强化学吸附;同时由于在Ag/Si(220)体系中,Ag-4d轨道和表面态Si-3s、3p轨道电子的强相互作用,以及Ag-4p轨道的电子云强偏向于Si-3s、3p轨道使得体系的能隙宽度变窄,导电性急剧增大．     

ATM网络中一种链路速率分配算法

针对ATM网络中不同业务的需要,提出了一种采用FIFO机制的易于实现的单队列缓存分配方案,但该方案为了获得较高的链路利用率就需要较大的缓存空间·因此进一步提出了旨在减少信息对缓存的占用的多队列链路速率分配算法,并求解了链路速率的分配规则表达式·理论分析表明,该算法能够在一定程度上克服单队列缓存分配算法对缓存空间的耗费,并保证链路速率的合理分配·     

面向实时业务的快速公平性分组调度算法

长期演进系统(long term evolution,LTE)中的分组调度算法需要满足一定的QoS.针对最大权值时廷优先算法(modified large weighted delay first,M-LWDF)在用户公平性方面的缺陷,提出了基于线性优先级和非线性优先级的M-LWDF算法,以达到提升用户公平性的目的.仿真结果表明,所提出的算法能够在牺牲少量系统吞吐量的情况下,较大程度地改善用户公平性和业务的丢包率.