基于FPGA的多级CIC滤波器的设计与实现

积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"剪除"理论对每一级的输出位宽进行截短,提高CIC滤波器的性能,通过级联多个单级CIC滤波器优化其结构,构建了多级CIC滤波器;同时利用FPGA技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点,采用Verilog HDL语言设计实现了各个模块,最终基于FPGA设计完成的多级CIC滤波器模型,不仅节约了硬件资源,还使CIC滤波器每个寄存器的位宽可变.通过Modelsim对模型进行仿真并下载到以Altera DE2的EP2C35F672C6为目标芯片验证,达到了设计要求.     

线性调频超声信号脉冲压缩的实时实现

编码脉冲在不增大发射峰值功率的前提下,通过增大时宽-带宽积显著提高超声平均发射功率,然后在接收端通过脉冲压缩恢复应有的纵向分辨力,并显著增强信噪比.利用现场可编程门阵列(field programmable gate array,FPGA)设计了一个中心频率为10 MHz的线性调频脉冲(chirp)发射和实时脉冲压缩系统,由FPGA控制DDS(direct digital synthesizer)产生chirp信号,送入模拟乘法器与窗函数相乘,经功率放大后作为发射脉冲,回波信号送回FPGA进行脉冲压缩处理,82μs的回波数据可以在230μs的时间里处理完毕.实验使用了中心频率10 MHZ、带宽7 MHZ、时长5μs的chirp信号.和单脉冲系统相比,在纵向分辨力没有明显损失的情况下,脉冲压缩方法使信噪比增强了12.8 dB,旁瓣抑制可以达到30.6 dB.     

基于三次样条插值的非线性调频雷达信号设计

在非线性调频雷达信号波形(NLFM)设计一般原理的基础上,以海明窗作为窗函数,利用三次样条插值法求反函数进行了NLFM信号波形设计,并对所设计的NLFM信号进行了脉冲压缩处理和matlab仿真,与传统的采用多项式拟合求反函数相比,三次样条插值法求得的结果误差更小,NLFM脉冲压缩波形的主副瓣比高达64.8dB。     

一种简易的LFM脉冲雷达动目标检测方法

采用脉冲压缩与DMTI以及FFT滤波器组级联的信号处理方案,实现线性调频(LFM)脉冲雷达的动目标检测.先将LFM回波信号进行脉冲压缩,再采用数字动目标显示(DMTI)技术进行一次对消以抵消固定杂波,然后用FFT滤波器组对动杂波进行抑制并改善低速目标的信噪比.仿真结果表明:与单纯采用DMTI技术相比,系统输出信噪比明显提高;与单纯采用FFT滤波器组相比,级联DMTI后,地杂波被大幅度抑制,低速目标输出信噪比有所下降,高速目标输出信噪比进一步提高.     

FPGA数字脉冲压缩系统的研究与实现

针对线性调频信号用FPGAIP核进行设计并实现了单通道的数字脉冲压缩系统．阐述了数字下变频、脉冲压缩的原理．介绍了系统的硬件结构、主要设计模块和在FPGA上实现对中频线性调频信号进行脉冲压缩处理的方法．最后给出了MATLAB仿真和FPGA硬件实验测试结果,验证了文中给出的数字脉冲压缩器设计的工程可行性．     

合成孔径雷达回波信号线性调频特性分析

本文从合成孔径雷达(SAR)回波信号的特点出发,对SAR回波信号的线性调频特性、频谱特性进行了详细的分析.由于SAR回波信号的线性调频特性,对方位向和距离向的SAR信号进行脉冲压缩,可实现SAR回波数据的成像.本文首先构建了二维线性调频信号,分别通过两个一维傅立叶变换实现对信号的脉冲压缩,并对压缩后的波形进行质量评估,可以得到积分旁瓣比小于-10dB的信号质量.通过这种仿真过程,实现对SAR成像算法的进一步理解.     

减少脉冲成形滤波器系数个数的高效算法

为了减小滤波器的复杂度、优化滤波的实时性,在不影响脉冲成形功能的前提下,提出了一种大幅缩减成形滤波器系数个数的算法。对比分析新算法设计出的滤波器与标准平方根升余弦滤波器时频特性的差异,在现场可编程逻辑门阵列（ FPGA）器件上实现这2类滤波器,并将新算法设计的成形滤波器运用到64？QAM通信系统中,利用Modelsim观察输入输出,发现脉冲成形效果良好,接收端信号星座图收敛迅速、聚类清晰,均验证了设计的可行性和有效性,表明采用新算法可以提高运算速度,减少FPGA实现的复杂度,节约硬件资源。     

多进制正交扩频系统中软信息提取电路的实现

在相干多进制正交扩频通信系统中,需要对多路匹配滤波器输出信号进行最大值判决,以利于后级的信道译码.从对数似然比(LLR)出发,提出了一种适用于多进制扩频系统的次最优的软信息提取方法,并仿真验证了该方法在AWGN信道中的性能,最后讨论了在FPGA上实现软信息提取的电路结构.实践表明,这种次最优的软信息提取方法简单实用,便于FPGA实现,并能够有效节约硬件资源.     

一种基于FPGA的高效FIR滤波器的设计与实现

该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法.     

基于高效抽取滤波器的数字下变频设计

对数字下变频各个模块的构成及原理进行了研究,提出了一种基于高效抽取滤波器的实现方案,用查表法产生数字混频所需的高采样率的数字本振信号,用梳状滤波器和半带滤波器级联实现数字下变频的抽取和滤波.方案中多处使用了查表法,它相对于传统方法有节省资源,速度快,易于实现的优点.设计中调用了ALTREA参数化模块库中的资源,充分利用了芯片的硬件资源,从而提高了运算速度.还给出了半带滤波器的一个设计实例.该方案已通过FPGA验证.     

基于二维指数脉冲压缩变换的SAR成像算法

传统的合成孔径雷达(SAR)系统一般采用经典的匹配滤波器实现距离维和方位维的二维脉冲压缩变换,其基于匹配滤波器的系统带宽导致系统分辨率是有限且固定的.当对输出信噪比和目标时延分辨率有不同要求时,具有可变指数的指数滤波器可根据具体需求在充分保证输出信噪比的情况下产生高于匹配滤波器的目标分辨率.本文基于指数滤波器将距离维和方位维上的二维指数脉冲压缩变换应用于SAR成像算法,即先后将信号通过距离维和方位维指数滤波器,以实现SAR高分辨率成像.仿真结果表明,该算法在距离维和方位维两个维度都具有比传统SAR算法处理结果更窄的主瓣宽度和更低的旁瓣高度,有效提高了距离维和方位维的分辨率.     

基于DSP或FPGA的脉冲压缩实现方法

针对雷达信号脉冲压缩出现的大运算量到底需要多少硬件资源问题，详细地给出了两种频域脉压算法的具体实现步骤及其全程脉压运算量的计算公式；并进行了单芯片FPGA实现高阶脉压算法的仿真。     

扩频通信匹配滤波器设计方案研究

本文重点提出了一种基于FPGA扩频通信匹配滤波器的实现方案,文章首先分析研究了匹配滤波器数学模型,并阐述了匹配滤波器结构,在此基础上,论文分别从数据输入模块的设计、滤波数据输出模块的设计等多个方面,阐述了具体的设计实现方案.     

基于FPGA的多脉冲并行采集与识别系统设计

设计一个基于FPGA的多通道数据并行采集和识别系统,旨在对弹丸射击到光靶产生的脉冲信号进行采集和识别。输入的多路脉冲信号经过施密特触发器74HC14整形后进入FPGA,首先由FPGA进行电平判别,有信号跳变时,把信号经过并串转换后进入SRAM缓存模块进行缓存,由系统的USB2.0内嵌核FX2芯片CY7C68013A-56传输到PC机,实现整个系统的控制和信息传输,完成整个系统的采集和识别功能。     

基于SOPC的雷达信号产生器的设计与实现

根据直接数字波形合成(DDWS)原理,介绍了一种基于SOPC的雷达波形产生器的工作原理和实现结构.该设备可以模拟LFM信号、NLFM、脉冲信号等多种信号波形,具有较宽的多普勒调制和时间延迟调节功能,能有效验证脉冲压缩与信号处理单元的工作性能,准确评估雷达系统的分辨力、威力范围等技战术指标.     

一种低复杂度MBOC信号无模糊捕获方法

针对MBOC信号自相关函数多峰特性导致的捕获模糊问题和导航接收机对硬件资源的限制,提出了一种基于多峰能量累积的MBOC信号低复杂度无模糊捕获方法.该方法将MBOC信号与对应BPSK信号互相关结果中的两个峰值进行相干累积,实现无模糊捕获.通过理论计算与分析得出该无模糊处理方式在同样条件下捕获灵敏度更高.根据匹配滤波捕获模块设计和降采样后灵敏度损失分析,得出该捕获方法对应的匹配滤波器结构简单,且在降低了采样率后仍能保证较高的灵敏度.      

基于NLFM的脉冲压缩雷达提高距离分辨率的仿真研究

基于逗留相位原理以及信号的自相关函数,设计了一种性能十分优越的非线性调频(NLFM)脉冲压缩雷达体制.该体制解决了作用距离和距离分辨率之间的矛盾.利用Matlab进行仿真,结果表明该方法设计的NLFM波形具有很低的距离副瓣,无需加权处理,从而避免了加权引起的失配损失.     

基于DSP Builder的格型FIR滤波器的设计与实现

目的 研究提高格型FIR滤波器的运算速度、优化硬件资源利用率的方法.方法 研究了格型FIR滤波器结构特点,提出了一种改进的格型FIR滤波器结构.并基于FPGA芯片,利用DSPBuilder技术,将MatLab/simulink设计工具和QuanusⅡ设计工具有效的结合起来,设计了所提出的改进的格型FIR滤波器.结果 通过计算机仿真分析,改进后的格型FIR滤波器的最高工作频率和占用的LE等性能指标有了很大提高.结论 DSP Builder是进行数字信号处理的一种有效方法.所提出的改进的格型F1R滤波器能够提高格型FIR滤波器的运算速度,降低硬件资源利用率.     

电离层数字测高仪中的脉冲压缩技术及其FPGA实现

使用现代雷达信号处理系统中广泛应用的数字脉冲压缩技术,在FPGA硬件平台上设计实现了电离层数字测高仪接收机模块中用于对13位巴克码进行解码的相关运算电路,解决了电离层数字测高仪中目标作用距离与距离分辨率之间的矛盾.实验结果表明:基于FPGA的相关运算电路处理速度快,精度高,实时性好,完全满足电离层数字测高仪对解码电路的性能指标和技术要求.     

扩频通信匹配滤波器设计方案研究

本文重点提出了一种基于FPGA扩频通信匹配滤波器的实现方案,文章首先分析研究了匹配滤波器数学模型,并阐述了匹配滤波器结构,在此基础上,论文分别从数据输入模块的设计、滤波数据输出模块的设计等多个方面,阐述了具体的设计实现方案。