基于YOLOv5的轻量化交通标志检测方法

针对目前交通标志检测深度学习网络模型体积大、参数多,难以满足在计算资源有限的移动设备和嵌入式设备中部署的问题,提出一种基于YOLOv5的轻量化交通标志检测模型。该模型利用GhostNet思想重新建构YOLOv5网络,同时在特征提取层引入坐标注意力机制(coordinate attention, CA),并将原边框损失函数CIOU替换为SIOU,最后使用NVIDIA的加速推理框架TensorRT对改进模型加快推理速度。在CCTSDB2021交通标志数据集中验证了改进模型的可行性,实验结果表明,改进模型较于原模型,模型大小减小了53.5%,参数量压缩了50%,而精度仅损失0.1%,且模型推理速度提升了2%;经过TensorRT加速推理后,推理速度甚至提升了57.4%,达到了4 ms。改进模型实现了模型的轻量化,精度损失小,推理速度快,相比原模型更适合部署到嵌入式移动设备中。     

基于改进YOLOv5算法的复杂场景交通目标检测

实时的交通场景目标检测是实现电子监控、自动驾驶等功能的先决条件.针对现有的目标检测算法检测效率不高，以及大多数轻量化目标检测算法模型精度较低，容易误检、漏检目标的问题，本文通过改进YOLOv5目标检测算法来进行模型训练，再使用伪标签策略对训练过程进行优化，然后在KITTI交通目标数据集上将标签合并为3类，对训练出的模型进行测试.实验结果表明，改进的YOLOv5最终模型在该所有类别上的mAP达到了92.5％，对比原YOLOv5训练的模型提高了3％.最后将训练的模型部署到Jetson Nano嵌入式平台上进行推理测试，并通过TensorRT加速推理，测得平均每帧图像的推理时间为77ms，可以实现实时检测的目标.     

面向端到端目标检测神经网络的高效硬件加速系统设计

针对神经网络目标检测系统在硬件资源受限与功耗敏感的边缘计算设备中应用的问题,提出了一种基于现场可编程门阵列（FPGA）实现的YOLOv3-Tiny神经网络目标检测硬件加速系统. 利用网络结构重组、层间融合与动态数值量化,缩减YOLOv3-Tiny网络规模. 基于通道并行与权值驻留硬件加速算法、紧密流水线处理流程与硬件运算单元复用,提升硬件资源利用效率. 所设计的端到端目标检测加速系统被部署在UltraScale+ XCZU9EG FPGA上,达到了96.6 GOPS的吞吐量与17.3 FPS的检测帧率,功耗为4.12 W,并具有0.32 GOPS/DSP与2.68 GOPS/kLUT的硬件资源利用效率. 在保持高效准确目标检测能力的同时,硬件资源利用效率优于其他已有的YOLOv3-Tiny目标检测硬件加速器.      

一种ARM+FPGA的液晶触摸屏控制器的设计

针对目前液晶触摸屏控制技术存在帧率有限、处理器负担重以及可移植性差等问题,提出了一种基于微处理器(ARM)和现场可编程门阵列(FPGA)的液晶触摸屏控制器的设计方案。该控制器采用ARM实现对液晶触摸屏的输入输出控制,基于FPGA构建同步动态随机存储器(SDRAM)控制器和液晶显示模块,实现系统的硬件加速功能及不同分辨率液晶显示屏的实时显示。实验结果表明:该控制器的数据传输率能达到31MB/s,可适应多种分辨率的液晶屏,同时能完成触摸操作。     

基于改进YOLOv5s的轻量化交通灯检测算法

针对目前交通灯检测算法网络模型参数量过大、实时性差的问题,提出了一种基于改进YOLOv5s的轻量化交通灯检测算法.首先,用轻量化网络MobileNetv3替换原主干网络并引入注意力机制,在对检测精度影响不大的前提下降低模型参数量;然后,使用深度可分离卷积替换颈部网络中的传统标准卷积,进一步降低模型参数量;接着,针对交通灯尺度小的特点,删除检测大目标的检测层;最后,改进边框回归损失函数,提升边框检测精度.同时,为了能实时部署在嵌入式平台,该算法对网络进行通道剪枝实现模型压缩和加速.实验结果表明,该算法在嵌入式平台NVIDIA Jetson Xavier NX上能达到48.1帧/s的检测速度,相比原始YOLOv5s牺牲了1.5%的mAP,但是该模型体积压缩了54.3%,检测速度提高为原来的2.6倍,可以满足在交通道路中实时对交通灯检测的需要.     

一种ARM+FPGA的可裁剪以太网串口服务器设计

针对目前以太网串口服务器串口数量固定而无法实时增减的问题,提出一种基于高级精简指令集处理器(ARM)和现场可编程门阵列(FPGA)的以太网串口服务器设计方案。该以太网串口服务器采用ARM+FPGA构架,以ARM+LAN8720芯片为以太网硬件平台,在μC/OS-Ⅱ操作系统上实现以太网通信。以FPGA+接口芯片作为串口硬件平台,基于FPGA构建串口单元模块实现串口通信。通过操作系统的多任务管理、可变静态存储控制器(FSMC)的映射寄存器地址操作及FPGA的多串口管理等功能的设计,实现多串口的增减操作。通过对串口增减操作过程中动态资源分配算法的研究,求出本系统能实现的最大串口数量。实验结果表明:该以太网串口服务器能够实现多串口通信,串口数量可增减,且波特率可独立设置,最大波特率可达115 200 bit/s,最大串口数为35。     

KCPStack:张量分解的卷积核分层矩阵压缩方法

针对现有张量分解卷积核压缩方法难以兼顾时空轻量化、过于依赖卷积瓶颈结构等问题,提出一种具有可观压缩与加速能力的卷积核分层矩阵压缩方法(KCPStack)。首先,在矩阵乘法视角下,将卷积核按通道拆分为2阶克罗内克规范多项式(KCP)分解,所得因子张量组合为两层权重矩阵,使卷积计算转换为具有较高推理效率的双层轻量卷积结构;其次,对比所提KCPStack方法与其他典型张量分解卷积核压缩方法的参数约减空间复杂度与推理计算时间复杂度;最后,基于RK3588神经处理单元进行KCPStack方法的部署,面向实际场景目标检测识别需求开发相关应用。实验结果表明：与现有张量分解方法相比,在张量秩相同或者参数量相当的前提下,所提KCPStack方法具有最快的推理计算效率;在图像分类标准数据集CIFAR-10和ImageNet上,KCPStack方法能够将精度损失控制在1%左右,最高可减少85.0%的参数量和79.8%的计算量;在目标检测识别标准数据集COCO上,KCPStack方法相对于基线模型的平均精度下降不超过1%;采用所提KCPStack方法对实际场景进行目标检测识别,在RK3588神经处理单元上能达...     

一种ARM存储模型的快速检测方法

针对ARM多核处理器存储模型正确性的快速检测问题,提出了一种利用时间序和悬空窗口的有界特性的快速检测方法,并实现了检测工具.该方法给出了ARM存储模型基于barrier的弱一致性模型的公理语义,通过定期扫描处理器的性能计数器获得访存指令操作间的时间约束关系.检测工具由随机指令发生模块、多核处理器性能计数器记录模块和结果分析模块3部分组成,它的低算法时间复杂度特性使其能够有效处理上百万行ARM访存指令程序.检测工具使用C++语言实现,可以在运行时动态调整指令流的长度参数,具有很好的扩展性.利用支持ARMMPCore的模拟器进行了实验,并用手工的方法在指令流执行序列中注入了几个错误,以验证程序结果是否违反ARM存储模型.实验结果表明,检测工具能够正确发现上述注入错误,检测方法和检测工具可以有效检测ARM多核处理器存储模型的正确性.     

在FPGA上实现及优化加速卷积神经网络的方法

本文在FPGA芯片zynq7020上实现了一种基于Lenet-5卷积神经网络的AI芯片设计,采用了将卷积操作转换为矩阵乘法、并行计算、流水线计算等技术来加速CNN的运算速度,提高了片上系统性能,并利用该芯片,实现了对手写数字集MNIST的快速准确识别.实验证明,在分类准确率几乎相同的前提下,该AI芯片与ARM Cortex-A9 CPU在处理相同批量MNIST数据集时实现了大约22倍的加速.并且该AI芯片在实现CNN的设计时采用了Vivado软件编程替代传统的硬件语言,降低了软件开发人员开发FPGA的门槛.     

基于Tiny-yolo的网络压缩与硬件加速方法

针对Tiny-yolo网络模型规模大、占内存多、计算量大、不易在嵌入式端实现的问题,提出了网络压缩、结合硬件加速的方法对其进行优化.首先,分析网络连接关系,对网络贡献较小的连接进行裁剪实现网络压缩,裁剪后的权值矩阵采用稀疏化存储方式减少内存占用;其次,对权值进行量化,通过改变数据的位数,在保证精度误差范围内进一步减小内存占用量和计算复杂度;最后,根据Tiny-yolo网络结构特点提出了深度并行-流水的FPGA加速优化方案,最终实现了Tiny-yolo网络运算的硬件加速.通过实验验证,网络裁剪结合量化可以实现36X左右的压缩比率,通过硬件加速优化,相比在最大频率为667 MHz的ARM Cortex-A9上运算实现了7X左右的运算加速.     

分布式光纤振动传感信号数据采集系统设计

 针对大型周界安防预警系统,提出了一种分布式光纤振动传感信号采集系统设计,主要基于ARM+FPGA的嵌入式平台实现。根据分布式光纤振动传感信号的特点,数据采集系统以FPGA为主控制器,实现了脉冲波和连续波的双通道并行信号采集。FPGA接收ARM传送控制命令,采集硬件信号控制采样芯片AD9430和AD9203转换的数字信号,并将采集到的数据暂存于利用FPGA的IP核生成的FIFO缓存中,等待传送给ARM处理器。ARM处理器主要负责提供前端FPGA采集的各种参数并接收FPGA发送过来的数据。该数据采集系统中,ARM处理器和现场可编程门阵列FPGA的互联接口的设计是关键,主要是在内核层设计FPGA设备驱动,利用ARM的外部总线接口完成数据的传输。将数据采集系统应用于光纤监控预警安防系统,可以检测到脉冲波和连续波信号,提高系统实时性,为分布式光纤安防预警系统的研究提供了基础。     

基于ARM和FPGA的软体机器人的CAN总线运动控制器的设计

针对在软体机器人控制时,多电机协同控制过程中难度大、通用性差、协同性差等缺点,设计了基于ARM[adanced RISC(reduced instruction set computing) machines]和FPGA(field-programmable gate array)的软体机器人的控制器局域网络(controller area network,CAN)总线运动控制器,采用ARMCortex-M4为内核的STM32F407开发板和AX7102 FPGA开发板设计一种基于CAN总线的软体机器人运动控制器,主要包括该系统的体系架构、硬件设计和软件设计等。该控制器利用STM32作为控制核心和FPGA的高速处理能力来实现控制算法的运算,并用CAN总线技术来实现与上位机通信。经过试验操作,该控制器可以满足预定要求。     

基于FPGA的数字存储示波器对外围芯片的控制设计

数字存储示波器采用ARM与FPGA双处理器结合的嵌入式系统设计方案,重点介绍在FPGA中如何实现对外围芯片的通信与驱动,采用VHDL语言,以逐层描述的设计模式,分成ARM接口通信控制模块和外围芯片驱动功能模块,整个设计主要负责接收ARM的控制指令,根据其指令要求,发送控制命令到其它芯片驱动功能模块,协调整个数据采样过程,确保数据按照如采样率、采样方式、触发方式等参数设置要求进行采样,确保采样数据的可靠性。     

一种基于FPGA+ARM的高速电力谐波检测仪硬件的设计与实现

介绍了一种结合FPGA硬逻辑的高速数据处理能力和ARM的高效数字功能扩展能力,实现实时高速电力谐波检测的"FPGA+ARM"硬件新构架.这种新架构采用复用逻辑及流水线技术在FleA上实现了A/D采样控制、加窗、FFT及模平方等运算.采用uClinux为操作平台在ARM处理器完成对FPGA的现场配置、数据通信处理及人机交互接口等功能.实际应用表明,这种架构可较好地解决电力谐波检测中的"实时性与精确度的矛盾".     

数控裁切机控制系统研究

针对目前市场上数控裁切机控制系统性能的缺陷,提出基于嵌入式系统的数控裁切机控制系统的实现方案。硬件部分采用ARM+FPGA构建,软件部分采用模块化的实现方案。结果表明,整个控制系统具有实时性好、低成本、高性能等优点。     

基于嵌入式Windows CE的图像采集与显示系统

阐述了一套基于嵌入式Windows CE的图像采集和显示系统。研究设计基于ARM和FPGA相结合的应用于图像采集和显示人机界面嵌入式平台,并给出系统方案设计和工作流程,给出了DMA驱动程序的详细设计思路,以及应用程序实现的方法。     

基于ARM cortex M3铁轨塌方自动检测报警系统

当前铁轨塌方检测通常采用人工检测方法,令专业技术人员定期对铁轨进行安全检查,通过经验判断是否会发生塌方。人工检测危险系数高;且因主观性导致误差较大。为此,设计了一种新的基于ARM cortex M3铁轨塌方自动检测报警系统,所设计系统主要由传感器检测模块、CPU控制模块、GSM无线传输模块、太阳能供电模块以及GPS定位模块构成,详细介绍了关键模块的设计过程。将ARM cortex M3作为整个系统的主要控制芯片,通过塌方传感器对塌方情况进行检测;利用GPS定位模块对塌方位置进行定位;通过远程无线传输模块实现报警,利用最小二乘法多项式曲线拟合方法对传感器检测过程中出现的误差施行补偿。实验结果表明,所设计系统不仅能有效实现报警,而且不易出现故障、维修成本低、实时性高。     

铁路货车轮轴多通道超声波探伤仪的设计与实现

为更好地实现货车轮轴的定期检测,设计了基于ARM处理器和现场可编程门阵列FPGA的多通道超声波探伤仪。该仪器采用标准C语言编制应用程序软件,其显著特点是数据存储量大、操作简单、流程清晰,用户只需根据仪器界面提示选择相应操作,程序便自动测试并显示测试结果。货车轮轴探伤检测结果表明,仪器对货车轮轴上的缺陷能够准确地进行定位和定量。     

基于ARM处理器的数字化远程图像监控系统

提出了一种数字化远程图像监控系统方案,并使用ARM处理器和FPGA技术给出了硬件的参考设计,在设计的基础上可以开发出可实际应用的基于公共电话网的窄带系统的低成本高质量远程图像监控系统,特别适用于低分辨率、低成本、长距离的监控应用。     

基于ARM的移动存储设备实验设计

ARM作为嵌入式系统的处理器,具有低电压、低功耗和高集成度等特点,并具有开放性和可扩充性。ARM内核已成为嵌入式系统首选的处理器内核。USB移动存储技术把USB连接技术与Flash存储器技术结合在一起,构成一种快速、大容量、方便的新型数据交换系统。文中的实验设计针对含有ARM芯片的开发板进行开发,使设备通过USB接口和主机连接后,可以实现USB移动存储设备（如USB闪存盘）的读写功能。通过完成该实验,可以帮助实验者加深对基于ARM的开发及Nand Flash读写、USB协议的理解,提高实验者动手能力。