一种有效的无证书签名方案

基于双线性对设计了一种有效的无证书签名方案,其安全性依赖于计算Diffie-Hellman(CDH)困难问题和离散对数困难问题的假设.在随机预言机模型下,证明了新方案能够抵抗适应性选择消息攻击下的存在性伪造.分析新方案的性能,并与其他方案进行了对比.结果表明,该方案的签名过程仅需要群上的3个乘运算和一个哈希运算,验证过程仅需3个双线性对运算和2个哈希运算,其运算效率明显提高.     

改进的离散小波变换流水线VLSI结构

为了解决离散小波变换的流水线超大规模集成电路(VLSI)结构硬件开销大的问题,在翻转结构的基础上,提出了一种改进的流水线VLSI结构.该结构采用合并提升步骤和流水线设计的方法,有效调整了原始数据的运算路径;其二维离散小波变换的结构由列滤波模块、2×2转置模块、行滤波模块和缩放模块4部分组成;行和列滤波器同时进行滤波,2×2转置模块实现了用几个寄存器代替大量的中间转置存储空间,并引入4选1的多路选择器到缩放模块中.实验结果表明,在关键路径的约束条件下,这种结构有效减小了硬件开销,降低了功耗.     

局部流水FFT处理器设计

讨论局部流水FFT处理器中的两个主要模块:蝶形运算流水线和地址产生器的设计.基于对基2蝶形单元的"深"反馈,提出一种称之为R2SD2 F(radix-2single"deep"delay feedback,基2单路深度延时反馈)的流水线结构.该流水线中的蝶形处理单元仅由两个复数加法器组成,可以工作在基4/基2/直通三种模式下,因此由两个如此蝶形处理单元组成的R2SD2F流水线可以在一次循环中选择完成基16/基8/基4/基2运算.在完成长为N(假定N为4的整数次幂)点的DFT运算时,该流水线所需的主要硬件有log4N-1个复数乘法器和2log4N个复数加法器.作为一个整体,给出局部流水FFT处理器中的地址产生方法和旋转因子存取结构.     

一种基于多级流水线加法器的累加电路设计研究

专用硬件电路常用来实现加速,以提升科学计算速度。在科学计算中,多个数据的累加是常见运算。在设计硬件累加器时,容易出现流水线阻塞问题。提出将数据依据流水线级次分成两类模块,不同类型的模块采用不同的累加方式。基于多级流水线加法器,在FPGA上实现了多个数据的累加。该设计消耗资源少,流水线利用率高,控制相对简单,尤其是在数据规模很大时,优势尤其明显。     

无双线性对的无证书签密方案分析与改进

对高键鑫等人提出的一种无双线性对运算的无证书签密方案进行密码分析,指出方案的不可伪造性证明存在漏洞,致使方案不安全,并提出了一个改进的签密方案.安全性能方面,为了抵抗不诚实用户发起的公钥替换攻击,改进方案在签密运算的指数部分加入用户生成的部分公钥的哈希函数值,并在随机预言模型下证明了改进方案对自适应选择消息和身份攻击是存在性不可伪造的,改进方案没有使用计算耗时的对运算,具有较高的运算效率.     

基于SM2的无证书可截取签名方案

结合国密算法SM2,提出一种新的基于椭圆曲线的无证书可截取签名方案.该方案满足可截取签名的不可伪造性和隐私性,并可防止不诚实的截取者对签名内容私自进行篡改.在随机预言模型下证明了该方案的安全性,能够有效抵抗适应性选择消息下的伪造攻击.性能分析表明,该方案通过减少签名验签过程中哈希运算的次数使算法效率得到提升.     

二次Booth编码的大数乘法器设计

为了解决现有信息安全公钥签名算法存在的对大量模乘运算处理速度不快的问题,提出了一种高阶Booth编码的大数乘法器结构和二次编码的Booth 64线性变换式。二次编码既减少了部分积个数,也减少了高阶Booth编码预计算奇数倍的被乘数个数。基于此结构和编码,用Verilog代码设计了570×570b流水线乘法器。基于SMIC 0.18μm工艺,综合表明电路的关键路径延时为5.8 ns,芯片面积小于30mm2。可用于高性能的整数因子分解算法(RSA)2048 b、椭圆曲线算法(ECC)素数域512 b芯片的实现。     

一种模2k求逆算法的改进及实现

模2k求逆算法是RSA密码体系的核心运算之一.通过分析现有算法及RSA算法中求逆运算的特点,在扩展Euclidean算法基础上,提出了一种改进的模2k求逆算法.该算法与原算法相比迭代次数减少1/3,不仅简化加法进位的处理,而且省去了部分大数加减法操作.同时给出新算法硬件电路结构及数据验证方法,并实现了2 048位模2k求逆硬件电路设计.仿真验证结果表明,改进后的算法与原算法相比,电路面积减小了18.5％,运算速度提高了34.2％.     

一种新的MPEG-2运动补偿VLSI结构

在MPEG-2MP@HL(Main Profile at High Level)运动补偿的硬件实现中，需要运算的图像数据量非常大，该文采用双口RAM作为运动补偿的缓存器、流水线预测结构的方案，很好地解决了数据吞吐量大的问题．文中的方案通过FPGA(Field Programmable Gate Array)验证，给出了相关结果并与参考文献进行了比较．仿真结果表明该文的方案能满足MPEG-2MP@HL的实时解码要求，并用EDA软件进行ASIC设计．     

应用于泛在计算的认证电路

分别采用高级加密标准(AES)、无线局域网认证和保密基础密码算法(SMS4)以及散列函数(SHA-1)实现了用于泛在计算的认证电路.在考虑吞吐率条件下,定义能耗变量来衡量不同的电路实现对功耗的优化效果,在此基础上分析了AES中不同结构S盒的影响以及SHA中改进迭代的方法.上述电路采用0.25 μm 1.8V CMOS工艺实现,比较了不同认证电路的面积、吞吐率和能耗特性,结果表明:对AES电路进行简单的优化即可使其具有低能耗、高吞吐率的特性,因此更合适作为泛在计算中的认证电路.     

一种硬件哈希表压缩方法及其性能研究

在高速、大容量的基于流的报文分类应用中，采用硬件哈希表具有成本低、扩展性好等优点。但由于需要在硬件哈希表中保存流标识，而流标识的长度依不同应用可能长达几十字节，一方面需要较大的存储空间，另一方面也严重影响了哈希查表的性能。提出了一种硬件哈希表压缩方法，可以有效压缩保存在哈希表中流标识的长度，减小所需存储器容量，提高查表性能，同时实现复杂度低，具有较高的实用价值。     

基于最小完美哈希函数的数据挖掘算法

提出了一种基于最小完美哈希函数的关联规则的挖掘算法.这一基于Apriori的算法在综合了传统哈希剪枝技术的同时,充分利用了最小完美哈希函数的优点,从而在保证静态数据库关联规则挖掘的同时,使对关联规则的哈希结构数据进行动态调整成为可能.这一算法不仅提高了挖掘效率,而且通过抑制哈希地址冲突提高了算法的稳定性和可用性.     

集成填充的可重构杂凑算法电路设计与实现

针对国内现有杂凑算法实现缺乏填充电路,已有设计又对SHA3算法标准不支持的问题,本文设计支持了MD5、SHA1、SM3、SHA2系列和SHA3系列5类共11个常见杂凑算法的完整电路.通过对2类填充规则6种填充位宽的分析,划分了不同的状态完成填充工作.通过对各个算法运算电路特征的分析,充分考虑运算单元资源的复用,设计了可重构的运算电路.集成了从算法的填充到输出的完整电路.在55 nm工艺库综合下相比较软件填充的方式,SM3、SHA2_384、SHA2_512 3个算法性能分别提高11%,22%,22%.      

基于Hash的无线传感器密钥预分配方案

提出了一种基于查找表映射Hash的无线传感器网络密钥预分配管理方案.该方案利用查找表加密算法同时具有加密和生成Hash值的特性,动态地生成节点间通信的公共密钥.引入分簇节点方式来提高网络的连通性和存活率,并节省了存储空间.仿真结果及实验分析表明,本方案具有良好的安全性、连通性和抗捕获能力,并可有效地利用存储空间.     

一种高效的散列查询算法

散列函数在查询算法中起着重要作用，基于此的查询算法在理论上可达到常数级时间复杂度。提出了双次线性映射散列函数，和除留余数法、平方取中法、折叠法等常用的散列函数相比，该函数具有单调性，并在一定程度上消除了堆积现象；和线性散列函数相比，该函数具有受数据分布特性影响小，易推广的特点。通过该散列函数，一个待查元素可以在有序序列中被定位到离真实位置偏差很小的范围之内。基于此提出了一种高效的查询算法。     

一种IP数据包快速分类算法

为了提高查找效率,在无冲突哈希查找算法和Grid of Tries算法的基础上提出了一种基于无冲突哈希和多比特Trie树(NHMT)的IP分类算法.该算法的核心有3部分:哈希函数的构造,主要是采用基于目的端口和协议两域构造哈希函数,使得在最坏情况下完全避免了空间爆炸问题;在Grid of Tries算法的基础上,对Grid of Tries算法改造成修剪的Trie树和多比特Trie树,以减少空间复杂度;在无冲突哈希查找算法的基础上扩展一层用于存放源端口号(或范围),扩展后一般要提高算法的时间复杂度,要通过引入多比特Trie树的方法进行解决.对于空间复杂度方面与无冲突哈希查找算法比较,一般情况下不增加空间复杂度.通过仿真,当对10 000条规则进行包分类时,该算法的分类速度可以达到1 Mbit/s,所消耗的最大内存为8.2 MB.     

A New Threshold Signature Scheme Using Self-Certified Public Keys

To prevent active attack, we propose a new threshold signature scheme using self-certified public keys, which makes use of hash function and discrete logarithm problem. The scheme has less commutnication and computation cost than previous schemes. Furthermore, the signature process of the proposed scheme is non-interactive.     

高效抵抗代理攻击的广义指定验证者签名

为解决广义指定验证者签名(UDVS)方案的代理攻击问题,提出一个有效抵抗代理攻击的UDVS方案,其安全性基于q-强Diffie-Hellman困难问题,证明了该方案在随机预言模型下具有不可伪造性、不可传递性并且能够抵抗代理攻击.该方案无需使用低效的MapToPoint哈希函数,仅使用较少的配对运算.相比已有方案,该方案在标准签名、公开验证、模拟指定签名和指定验证阶段具有明显的优势.     

基于格拉斯曼流形的多用户大规模混合预编码

针对大规模天线系统采用全数字预编码时,所需射频链的数量较多而导致实现成本和硬件复杂度较高的问题,提出了一种基站端的两级混合预编码方案.该方案以最小化均方误差为准则,设计预编码矩阵的目标函数,并采用基于格拉斯曼流形的共轭梯度算法对目标函数进行求解.仿真结果表明:所提出的混合预编码方法能有效降低硬件实现复杂度,同时性能接近全数字预编码方式.     

基于SIMD技术的可重构去块滤波器结构

由于去块滤波运算数据量庞大的特点以及视频解码实时性的要求,近年来,去块滤波运算的硬件加速器已逐渐成为研究的热点。从兼顾系统的灵活性与性能的角度出发,设计了一种可重构去块滤波器。与传统的支持单一标准的去块滤波硬件加速器相比,该滤波器具有以下优点:实现了一种滤波算法可配置的滤波器结构,从而可以支持多个视频编码标准;采用了基于SIMD单指令多数据流技术,实现滤波数据全并行运算,使硬件高度规整,易于芯片布局布线;设计了1个4级可配置的流水线,重构为不同视频标准的去块滤波器,复用硬件资源,提高了硬件利用率和系统数据吞吐量。用这种架构实现了1个同时支持H.264、AVS、VP8、RealVideo 4种标准的多标准去块滤波加速器,时钟频率为200 MHz,能够用于多标准高清视频的实时滤波处理。