扩展循环汉明码纠组合错误能力分析

给出了一个组合信道纠错码的码界，并证明了二进制扩展循环汉明码是最佳的组合信道纠错码。     

突发错误检测重数分配算法及其电路设计

为解决突发错误信道下里德所罗门码译码复杂度高与性能差的问题,提出了一种突发错误检测的重数分配算法(BD-RCMA)。首先计算信道突发噪声占比参数,根据该参数对包含随机错误与突发错误的混合信道进行数学建模,以便从信道中获取信道软信息;然后基于子码的电平计算每一符号的可靠度与突发度并确定突发度阈值,并比较突发度与阈值得到突发错误的精确位置,实现对突发错误的检测;最后对BD-RCMA算法进行电路设计并将其应用于基于硬判决的突发错误软判决译码器架构中。仿真结果表明,BD-RCMA算法可以精确定位突发错误位置,在突发错误所包含的子码数为65~71、信道信噪比为5~9dB情况下,与低复杂度重数分配算法相比,误帧率可降低15%~45%。     

MC-CDMA系统采用多用户检测器的性能分析

分析了MC—CDMA系统采用多用户检测器的性能，多用户检测器采用解相关—并行干扰抵消体制。在同样的慢瑞利衰落多径信道条件下，与Hara提出的单用户检测体制进行比较，同时分析了上行和下行信道的情况。仿真结果显示在无信道估计错误时，在下行信道，单用户MMSEC检测性能较好，但在上行信道多用户检测器的性能远远好于单用户检测器。文中迈进一步仿真分析了信道估计错误对检测器的影响，发现对于较大的信道估计错误，多用户检测器比单用户检测器更敏感。结论是MMSEC只适用于下行MC—CDMA系统，而多用户检测器是上行MC—CDMA系统信道估计错误很小时的极佳方案。     

组合网络的ROM优化设计——函数分解法

首先讨论了组合函数的分解,然后给出ＲＯＭ实现组合网络获得优化设计的ＲＯＭ平行分解和串行分解两种方法。函数分解法可提高ＲＯＭ芯片利用率,节省ＲＯＭ容量。     

利用纠错码的确定性分布式表决策略

提出了一种用于由Ｎ个冗余模块（ＮＭＲ）组成的分布式系统中的多数表决策略。本算法利用纠错码来大幅度降低平均通讯复杂度。通过选择与计算错误概率相匹配的纠错码及其参数，该算法的性能可进一步提高。     

无线通信中压缩图像传输的信源信道联合解码

提出了一种应用于矢量量化信源的QPSK调制的信源信道联合解码的新方案．该方案在不改变原有传输系统中的Turbo Log—MAP译码器结构的情况下，通过重组图像的错误检测，反馈信源的信息来改变译码过程中译码器间传递的外信息，从而提高信道译码的纠错能力．实验表明，通过应用这种联合解码方法，至少减少了一个数量级的比特错误，而且使用较小的迭代次数就可以达到较高迭代次数的效果．这将大大减少译码的延迟，使得Turbo码的应用更为广泛．     

通用网格容错框架研究

针对网格计算可靠性需求，提出一套网格计算容错框架，该容错框架包括两个方面：网格错误检测与网格错误处理．本容错框架通过提供一种层次式错误检测方式以及基于策略的通用错误处理方式来保证网格计算的可靠性．错误检测服务按照层次方式组织，最底层是本地错误检测器，它负责收集被检测对象的信息，发送到中间层的数据收集器，中间层数据收集器按照列表方式发送被检测对象的信息到顶层数据收集器．当错误检测器检测到运行错误时，按照决策分析的方法来提供灵活的错误处理方式．对系统的性能评测表明提出的通用网格容错框架具有很好的扩展性、高效性以及较低的额外开销．     

高速并行BCH译码器的VLSI设计

提出了一种用于光通信前向纠错码译码的高速并行二进制BCH(Bose-Chaudhuri-Hocquenheim)译码器的电路结构。同时提出了一种新颖的伴随式并行计算的结构,该结构面积小速度快。针对纠错位数为3的情况,基于直接求解的判决树算法,推导出一组易于硬件实现的无除法的错误位置判决多项式,该推导方法可用于纠错位数少于5的情况。基于提出的并行结构,在SIMC0.18μm的标准CMOS工艺下,实现了8位并行处理（4359,4320）BCH的译码器,结果表明在面积为0.31mm²时,时钟频率可以达到248MHz,是串行译码器数据吞吐量的8倍,而面积不到串行译码器的2倍。     

递推功率估值码分多址多用户检测器

在码分多址（ＣＤＭＡ）通信的多用户检测器中，存在多址于扰和Ｎｅａｒ－Ｆａｒ问题．对国、内外新近提出的几种多用户检测器进行了性能分析和比较．在未知信号功率情况下，提出一种性能较优的检测器──递推估计检测器（ＲＥＤ）；通过ＭｏｒｔｅＣａｒｌｏ模拟证明了当Ｎｅａｒ－Ｆａｒ问题严重时，ＲＥＤ检测器的抗Ｎｅａｒ－Ｆａｒ性能优于这几种多用户检测器，但用户之间的功率相差不大时，ＲＥＤ检测器的抗多址干扰能力比去相关判决反馈检测器稍差．     

基于m序列的循环码的译码

通过分析m序列的随机特性,给出了改进的顺序移位译码器,当错误个数超过该纠错码的纠错能力时,得到了译码错误概率的计算公式,完善了基于伪随机序列的循环码的译码。     

Viterbi解码器的纠错门限及其对多用户检测的影响

多用户检测技术因可极大提高CDMA系统的容量而受到广泛关注．文中研究了结合前向纠错解码的多级并行干扰对消多用户检测器的性能，讨论了卷积码的纠错能力，给出了Viterbi解码器的输入和输出特性曲线，提出了viterbi解码器的纠错门限及其两种表示方法．系统仿真结果表明，接收信号的信干比低于Viterbi解码器的纠错门限时，多用户检测器将不能正常工作，在设计实际多用户检测接收机时要设法克服纠错门限造成的影响。     

低功耗高集成度MP3解码器IP核设计

针对MP3解码器IP核低功耗和高集成度的要求,对MP3的解码算法和硬件结构进行优化,并设计定制处理单元高效率地执行解码运算,同时引入门控时钟实现MP3解码器的分时工作,从而以极低的硬件代价和功耗完成了MP3解码器IP核设计。该IP核采用16.384 MHz系统工作时钟,共耗用33 088个逻辑门和33 004字节存储单元,以0.18μm 1P4M CMOS工艺成功流片。芯片测试结果表明,该IP核具有正确的MP3解码功能,音质良好,最大解码功耗不超过9 mW,逻辑电路所占硅片面积仅为0.37 mm2。     

基于ME算法的RS译码器的原理和FPGA实现

RS（Reed—Solomon）码是具有很强纠错能力的线性分组码，广泛应用于各种通信和存储系统中。文中设计的译码器采用修正的欧几里德算法（MEA），并在实现中采用公共项提取算法有效地优化了乘法器，以迭代、复用等方法降低了RS码译码硬件实现的复杂度。并用Verilog-HDL语言实现了RS（255，239）码的译码器各个模块的功能。     

编码CDMA系统中的一种迭代多用户接收器

编码CDMA系统中的迭代多用户接收器通过在采用软输入软输出算法的多用户检测和信道译码之间反复传递软信息而提高接收系统性能。最优的软输入软输出多用户检测器具有指数的计算复杂度，文中提出了一种简化的软输入软输出多用户检测算法。仿真结果表明，这种迭代多用户接收器的性能接近基于最优多用户检测的迭代多用户接收器。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

流水线纠错纠删RS译码器的设计和实现

在传统纠错RS译码器设计的基础上 ,采用分解的无逆B M (iBM )算法和三级流水线的电路结构 ,实现流水线纠错纠删RS译码器的设计 .该设计的特点是 :控制时序简单 ;电路实现简洁 ;纠错能力强 ,可纠错和纠删 ;译码速度高 ,数据吞吐率达到 1byte/时钟 ;采用VerilogHDL实现 ,可重复利用 .该设计应用于DVD数据纠错的实现中 ,达到系统的性能要求 .     

纠错纠删RS解码器的高速VLSI结构设计

在传统RS(Reed-Solomon)解码器设计的基础上，增加一些功能模块，使它能够同时纠正错误和删除．在设计过程中，采用比较规整的电路结构，实现了模块复用，同时降低了设计的复杂度；采用串行结构的多项式扩展模块，节省了电路面积，获得了运算的高速实现．该设计应用于DVD伺服控制芯片中，达到了预期的性能要求．     

极化码自适应连续消除列表比特翻转译码算法

极化码是一种新型的信道编码方法,并且具有较低的译码复杂度,第三代合作伙伴计划(3rd generation partnership project,3GPP)组织已经确定将极化码作为5G通信中增强移动宽带场景下的信道编码方案,目前极化码译码已经成为编码领域备受瞩目的研究热点.极化码连续消除列表比特翻转(successive cancellation list flip,SCLF)译码算法通过翻转不可靠的比特进行额外的SCL译码尝试来提高SCL译码性能.但SCLF译码算法为了提高译码性能而设置较大的路径保留数,导致译码复杂度偏高.通过动态选择路径保留数,提出了一种自适应连续消除列表比特翻转(adaptive-SCLF)AD-SCLF译码算法,该算法从较小的路径保留数(L=1)开始译码,并迭代地增加路径保留数,直到至少有一条路径通过循环冗余校验(cyclic redundancy check,CRC)校验,保证在译码性能不变的情况下降低译码复杂度.仿真结果表明,在加性高斯白噪声(additive white Gaussian noise,AWGN)信道和Ray-leigh信道下,与传统SCLF译码算法相比,AD-SCLF算法在中高信噪比下明显降低了复杂度.     

一种基于维特比解码的超高频RFID读写器解码器设计

车辆管理和生产管理等应用对超高频射频识别(UHF RFID)读写器的灵敏度有很高的要求.读写器数字基带解码器作为接收链路的关键环节,其误码率(BER)性能直接影响读写器的接收灵敏度.维特比解码是一种广泛应用于卷积码的解码算法,利用卷积码中码元间的相互联系实现纠错解码.本文首次将维特比解码移植应用于UHF RFID系统中的FM0编码的解码算法中.该解码器利用FM0编码的记忆性,结合维特比解码的纠错能力来降低误码率.仿真结果表明,该解码器在信噪比(SNR)为7.3dB的条件下,可以将误码率降至10-5.相对于最优接收机结构,该解码算法有2.5dB的信噪比优势.     

Iteration-stopping scheme of turbo receiver in turbo-MIMO systems

The iteration-stopping scheme of turbo receiver, consisting of an inner multiple-input multiple-output （MIMO） detector and an outer turbo decoder, was studied in this paper. In the inner MIMO detector, only the reliabilities of bits in those channel slots which included unreliable information bits were updated when the outer turbo code was a systematical one. In conjunction with the trigger events for stopping the turbo decoding, an iteration-stopping scheme of turbo receiver was proposed. Simulation results show that the proposed scheme has lower complexity, but almost the same error performance compared to the scheme with predetermined maximum iterations.