数据网格中存储I/O的SPN建模与性能评价

针对数据网格中存储资源的结构、协议和I/O模式的复杂性问题,分析了存储网络的并行存储I/O请求模型,采用随机Petri网(SPN)建立了SPN并行存储I/O传输的数学模型,描述了系统请求响应时间与系统负载、网络带宽和节点处理能力之间的关系,然后通过排队论进行了并行I/O的性能分析,最后归纳了影响存储网络系统I/O性能的因素,在并行策略和数据组织与分配等方面提出了提高整体存储性能的改进方法.为改进提高数据网格的整体存储I/O性能提供了有效的建模方法和具体的理论依据.     

MCS-51单片机系统中多I/O口的扩展

本文通过对MCS-51系列单片机硬件结构的研究,提出并实现了一种简单可行的多I/O口扩展原理。在充分考虑了单片机的总线结构的前提下,利用总线设计技术,采用线选法,最大可扩展八位并行I/O口42个;同时,使ROM的空间任意浮动,便于软件开发与调试。利用这一原理设计的多I/O口系统,芯片少,硬件简单,成本低廉,运行可靠,可广泛应用于多组数据采集及多目标控制等场合。     

一种有效的并行文件系统容错方法

在分析导致I/O节点失效主要原因的基础上, 提出一种有效的并行文件系统容错方法： 子文件循环冗余备份. 该方法保证了I/O节点失效时并行文件的正常访问, 提高了并行文件系统的可靠性和有效性.     

虚拟化存储技术的I/O调度研究

虚拟存储是存储技术发展的重要方向,它屏蔽了大量异构设备的差异性,向用户提供简单的逻辑存储访问接口。通过虚拟层的I/O调度,应用程序对虚拟存储空间的I/O请求被转化为对物理存储设备操作的I/O命令。介绍了虚拟化存储技术的I/O调度的三个层次：主机级、设备级和网络级,分析了中间驱动层虚拟存储I/O调度机制和适配器驱动层虚拟存储I/O调度机制,最后探讨了虚拟存储I/O调度的智能化和并行化。     

一种面向HPC Cloud系统的在线作业调度算法

针对HPC Cloud中的作业之间对网络I/O资源的竞争问题,提出了一种基于动态规划算法、二分搜索算法和网络最大流算法的在线作业调度算法——DBMF算法.DBMF算法专注于物理节点上网络I/O的负载均衡,通过物理节点之间的网络I/O负载均衡来减少对网络I/O资源的竞争.通过与FCFS和RSF算法进行对比,DBMF调度算法有效提高了HPC Cloud的系统负载,减少了作业之间对网络I/O资源的竞争.     

基于交换网络的并行PC体系结构性能评价

针对传统的PCI总线结构形成系统通信瓶颈的缺陷，提出了以交换网络为中心的可扩展并行PC体系结构设计思想．用面向对象的分析方法对传统计算机硬件结构进行分析，设计了新的基于交叉开关的PC系统结构，并用Petri网分别对传统PC的I／O结构和并行PC的I／O结构进行建模分析，并作了定量计算，对这两种结构的性能进行了比较与分析，结果表明，并行PC系统结构可以在很大程度上提高系统设备的利用率和进程的执行效率．     

网络磁盘阵列I/O请求并行调度策略

在研究网络磁盘阵列I／O请求处理过程中，利用网络通道与I／O通道的并行操作，提出了网络磁盘阵列I／O请求并行调度策略，并给出了详细设计与实现．该策略由同步控制和并行调度两阶段组成．控制程序初始化完成后，进入同步控制阶段，同步控制阶段操作I／O请求信息队列，并根据当前条件启动并行调度阶段的不同步骤．并行调度阶段按照启动顺序完成I／O请求，并返回下一次同步控制．研究结果表明，并行调度策略能有效地提高网络磁盘阵列的性能．     

基于并行数字I/O接口的数据传输

介绍基于并行数字I/O接口的数据传输问题.通过具体讨论两大类数字I/O接口的信息传输,让读者对I/O接口的信息传输有一个比较全面的认识.     

基于iSCSI的虚拟化存储系统引擎设计

利用iSCSI存储技术标准设计了一个虚拟存储系统引擎VSSE(Virtual Storage System Engine).采用分层结构模型处理远程主机对存储区域网络中存储设备的I/O访问请求.实现基于快速以太网的存储区域网络中存储设备的虚拟化和透明访问,并取得了较好的I/O请求响应速度与I/O传输速度.     

应用并行I/O对象实现协议转换

介绍了LonWorks现场总线,LonWorks节点,以及并行I/O对象,并基于此给出了RS-232通信协议与LonWorks通信协议之间的转换     

二维IIR数字滤波器模块化Systolic设计

介绍两种二维 IIR 数字滤波器的模块化 Systolic 设计.一种是全局性结构;另一种是区域性结构.两者都是由同类处理单元组成的一维阵列构成,并且很容易扩展成适用于各种不同阶数的二维 IIR 数字滤波器的阵列.这些设计简单,规则,因此适合于超大规模集成电路 VLSI 实现.这种一维结构维持了单一输入输出通道的要求,并且避免了数据以扭曲方式输入.     

一种神经网络仿真系统的硬件设计

本文介绍一种神经网络仿真系统的硬件设计，它是由四片高速数字信号处理器（ＤＳＰ）芯片ＴＭＳ３２０Ｃ２５组成的并行处理系统，能够高速、有效地仿真实现多种神经网络模型．     

基于IP协议的FPGA万兆可靠互联通信设计与实现

近年来, 云计算和大数据处理迅猛发展, 现场可编程门阵列(field programmable gate array, FPGA)由于拥有独特的并行处理能力, 已在大数据处理中得到广泛应用. 而通信网络的好坏会直接影响大数据处理的性能, 基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统, 基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信, 利用硬件超时重传机制实现可靠数据通信. 该系统与用户接口采用先进先出(first in first out, FIFO)队列方式, 接口简单; 采用IP协议进行通信, 使得通信协议开销较小, 具有良好的系统扩展性; 实际传输速率可达9.33 Gbit/s.     

基于TMS320C80的视频图像处理系统的研制

目的 研究基于多处理器的并行运算在图像处理中的应用,方法 建立ＴＭＳ３２０Ｃ８０硬件平台,采用Ｃ语言与两种汇编语言混合编程的方法实现图像蝗并行处理,结果 该图像处理系统能够完成图像的实时处理,进行边缘提取的速度可达到３０帧／ｓ,采用互相关模板匹配方法进行跟踪的速度可达到１４帧／ｓ,结论 基于多ＣＰＵ的并行运算可以对图像进行实时处理,减少硬件系统的复杂性,并行运算的效率主要由多个任务在多个处理器上的     

高性能计算集群系统的设计和实现

主要论述了运用Oscar 2.3.1集群管理软件设计和搭建基于LinuxRedhat9.0的高性能计算集群系统的过程,并以支持集群并行计算的VASP包为例,通过对8个原子的立方结构C超原胞、64个原子的立方结构C超原胞和18个原子的六方结构ZnO超原胞的自洽计算,验证集群系统在计算性能上的优越性,同时提出了进一步提高集群性能的方案,以满足大型的科学计算和数值模拟.     

适于消谐模型求解的矩阵乘法器设计与实现

在求解逆变器消谐PWM模型的迭代运算中，需要进行大量的矩阵乘法运算。为了提高运算速度，笔者在论述矩阵运算并行算法的基础上，提出了基于二维正方形心动阵列结构的矩阵乘法器，并研究了二维方阵结构的矩阵乘法器的FPGA硬件实现方法，比较了单处理机乘法器和二维方阵结构的矩阵乘法器的运算速度及所需器件资源，结果表明采用二维正方形心动阵列实现的矩阵乘法器，具有高度并行性和流水线性特点，可使阵列中负载均匀，延时缩短，有利集成度提高，是实现消谐模型求解过程中矩阵乘法运算的较好算法。     

应用 PLC 实现汽车水箱散热管在生产中的自动剪切

介绍了一种在金属及硬质材料加工中实现定长剪切的电机飞剪系统．应用ＰＬＣ可使该系统在剪切精度、运行可靠性等方面得以提高．该系统还具有结构简单、控制灵活的特点．通过Ｉ／Ｏ口选择及配置,完成计数、显示、定长剪切选择等功能．本文给出系统梯形框图及硬件电路．     

基于FPGA并行加速的脉冲神经网络在线学习硬件结构的设计与实现

当前，基于数字电路的脉冲神经网络硬件设计，在学习功能方面的突触并行性不高，导致硬件整体延时较大，在一定程度上限制了脉冲神经网络模型在线学习的速度。针对上述问题，文中提出了一种基于FPGA并行加速的高效脉冲神经网络在线学习硬件结构，通过神经元和突触的双并行设计对模型的训练与推理过程进行加速。首先，设计具有并行脉冲传递功能和并行脉冲时间依赖可塑性学习功能的突触结构；然后，搭建输入编码层和赢家通吃结构的学习层，并优化赢家通吃网络的侧向抑制的实现，形成规模为784～400的脉冲神经网络模型。实验结果表明：在MNIST数据集上，使用该硬件结构的脉冲神经网络模型训练一幅图像需要的时间为1.61 ms、能耗约为3.18 mJ，推理一幅图像需要的时间为1.19 ms、能耗约为2.37 mJ，识别MNIST测试集样本的准确率可达87.51%；在文中设计的硬件框架下，突触并行结构能使训练速度提升38%以上，硬件能耗降低约24.1%，有助于促进边缘智能计算设备及技术的发展。