VPR的FPGA结构描述文件的解析研究

作为描述FPGA硬件资源的结构描述文件,不仅是VPR布局布线工具的重要组成元素,而且是FPGA硬软件工程师相互沟通的桥梁。阐述了VPR布局布线的工作流程,对VPR的FPGA结构描述文件进行解析,以正确地表示FPGA芯片内部的通道、开关、逻辑资源、布线资源等结构信息。进而,以可配置逻辑块CLB和Virtex-6的Slice结构为例,分别给出了相应的FPGA结构描述文件,重点讨论了pb_type逻辑单元块和interconnect内部连接的XML代码。FPGA结构描述文件正确地被描述和解析,有助于开展FPGA结构在内存物理中的存储和转换等后续研究工作。     

可重构算子阵列的结构和建模

提出一种由多种粗粒度、功能可配置的可重构算子组成的新型FPGA结构——可重构算子阵列结构,能完全替代细粒度的基于查找表的可编程逻辑单元,降低配置加载时间,同时电路速度具有可比性。可重构算子分为运算类、控制类、路径类和存储类,像电路指令集一样可支撑所有电路的实现。互连结构分为全局互连、局部互连和IO互连,分别承载远距离、邻近和系统外部的数据传输,互连开关采用通用开关阵列的形式。互连线段分为组线和单线两种,其中组线的位宽大于1比特,其行为一致,从而减小开关数目,提高传输速度。为了对该阵列结构进行性能分析和结构探索,还针对该结构进行建模,通过结构文件快速生成不同的结构,可作为深入研究的有效手段。     

FPGA端口资源的测试

新型现场可编程门阵列器件FPGA进行现场编程后能实现用户规定的逻辑功能,设计灵活,应用发展迅速;它的测试技术也得到了相应的发展。本文简要介绍FPGA端口资源的测试技术,并展望FPGA测试技术的发展。     

一种FPGA通用布线开关盒模型

提出了一种基于通用布线开关盒(GRB)的新型FPGA布线结构,该结构能够有效提高FPGA布线资源利用率.与VPR中的CB/SB布线结构和CS-Box结构相比,GRB结构能够进一步改善布通率和时序性能.MCNC基准电路测试结果表明:在布线开关数目相同的前提下,GRB结构能够将FPGA的综合性能平均提高4%.通过在GRB互连结构中引入快速布线通道,该结构在开关数目比CS/SB模型增加10.92%的情况下,能将时序性能提升17.50%.     

一种新型的针对SRAM-Based FPGAs的容错方法

提出了一种针对基于SRAM型的现场可编程门阵列（FPGA）的新型容错方法，包括一套容错结构以及对应的布线过程，此方法对可编程逻辑单元（CLB）和连线资源的代价都予以考虑，容错布线过程简单，耗时少，模拟结果还显示，该方法与以前的方法比较，具有较低的代价。     

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律，针对数字逻辑延时单元核的数学模型，采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核，通过数字核复用建立了多延时单元部件，并运用电子设计自动化软件，通过选择不同的复杂可编程器件对延时单元进行了仿真分析、结果表明，数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关．所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据．     

可编程逻辑器件架构设计展望

随着人工智能、区块链、云计算、大数据、边缘计算、智慧家庭、物联网和5G等信息技术的发展,其对电子硬件系统在系统频率、数据吞吐量、高速传输、数据带宽等性能方面提出了更高的要求,尤其是在国家电子信息技术政策的宏观引领下,信息产业升级需求驱动软件系统、硬件系统、基础元器件等信息技术不断向前发展.截至目前,作为电子硬件系统的核心基础元器件之一,现场可编程逻辑门阵列(Field Programmable Logic Array,FPGA)器件的集成规模、信号处理能力、数据带宽、系统频率,以及高速传输均达到较高水平,为信息技术应用做出了巨大贡献.然而,随着信息技术的不断发展,目前FPGA的性能越来越不能满足日益增长的电子信息技术硬件系统需求,FPGA性能升级势在必行.FPGA作为可编程逻辑器件,其可将处理器、存储器、协议模块、时钟模块、SERDES、PCIE、DDR控制器和DSP等集成在一起.同时,结合FPGA本身的可编程逻辑单元模块、互连线等,可在FPGA器件中形成一个高性能的复杂的系统应用设计.随着信息技术发展对高性能系统的要求,如何将上述资源有机结合在一起,充分发挥其性能优势变得日益紧迫和重要.因此,FPGA的架构设计重要性显而易见.在FPGA架构设计中,需要解决逻辑规模、布局布线延时、时钟偏斜、系统带宽、数据吞吐量、高速传输,以及资源的高效利用率等问题.下面我们将从基本模块结构设计、系统结构设计等进行概述,对未来FPGA架构设计趋势进行展望.     

层次化结构的FPGA装箱算法

新型的现场可编程逻辑门阵列(FPGA)一般采用层次化结构,这种结构有利于提高资源利用率和布通率,与平面结构相比,层次化的设计流程需要进行基本逻辑单元LE的装箱(packing)操作.提出了一种新的FP-GA装箱算法,可以减少装箱后可配置逻辑单元(CLB)外部的线网数,进而达到减少布线所需的通道数.该算法与以前的算法相比,线网数减少25%以上,布线通道数减少9.9%以上.算法的时间复杂度仍然是线性的.     

SoPC光纤通道控制器IP核的仿真验证

通过片上可编程系统(SoPC)设计方法构建光纤通道(FC)控制器,详细分析了硬件设计的功能模块图.FC控制器硬件集成了NIOS II处理器、DDR SDRAM控制器、flash控制器、定时器、串口和带Avalon接口的光纤通道接口逻辑,通过Avalon交换总线进行互连.采用自底向上的方法,分别从功能模块级、知识产权(IP)核级和系统级给出了FC控制器的仿真验证框架,并用Altera公司的Stratix GX系列现场可编程逻辑门电路(FPGA)进行了上板调试.验证结果表明,提出的仿真验证方案正确可行,能较好地完成验证任务.     

一种基于模拟退火的LUT结构FPGA工艺映射算法

SoPC中提供给FPGA IP核的有限面积使面积优化成为工艺映射的关键目标之一．减少实现电路功能的可编程逻辑单元数可以有效地减小所需芯片面积,还能降低对布线资源的需求．利用模拟退火算法从全局范围对LUT结构FPGA的工艺映射过程进行考虑,针对减少所用LUT数目的目标得出映射结果,实验结果表明用该算法可以快速地得出非常优化的结果．     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

基于 FPGA 的微弱信号检测与实现技术

研究了杜芬混沌振子(Duffing chaos oscillator)微弱信号检测算法及其现场可编程门阵列(field programmable gate arrays,FPGA)实现技术.根据杜芬系统在混沌和大周期2种状态下相图的明显区别,运用基于相图分割的信号检测方法,在FPGA上实现了杜芬混沌算法与系统状态判别方法的结合.根据并行运算与流水线原理,对杜芬方程的结构进行调整.采用递推数列的方法计算正弦值,以便节约存储空间.使用VHDL硬件语言设计了杜芬阵子系统中核心的四阶龙格库塔(fourth order Runge Kutta algorithm,RK4)模块和状态检测模块,在vivado集成开发环境下仿真验证了设计的正确性.通过改变策动力的频率,系统可以检测各种频率的微弱正弦信号.经判断,该系统可实现对与系统信号同频率信号的检测.     

基于二维卷积的图像插值实时硬件实现

为了实时实现图像处理中的图像插值,提出了一种与具体插值算法无关的通用二维卷积器实现结构和一种使用两级缓存的图像数据存取结构。利用所提出的结构,设计了使用双三次插值的图像插值模块,在可编程逻辑门阵列上进行了实现。进行了图像实时放大的实验。实验结果表明:采用本结构,可以降低片上存储器的消耗,方便地实现比较复杂的插值,达到实时处理的目的。     

基于二维卷积的图像插值实时硬件实现

为了实时实现图像处理中的图像插值,提出一种与具体插值算法无关的通用二维卷积器实现结构和一种使用2级缓存的图像数据存取结构。利用所提出的结构,设计了使用双三次插值的图像插值模块,在可编程逻辑门阵列上进行了实现和图像实时放大的实验。实验结果表明:采用本结构,可以降低片上存储器的消耗,方便地实现比较复杂的插值,可达到实时处理的目的。     

基于龙格库塔算法和可编程门阵列技术的混沌系统实现

提出了使用硬件描述语言(HDL)在现场可编程逻辑门阵列器件(FPGA)上实现二阶龙格库塔法产生混沌信号的一种新方法.首先,根据二阶龙格库塔算法分解求解连续混沌系统,得到一个迭代求解过程;其次,使用HDL描述状态机实现该迭代过程,输出数字混沌序列;最后,将数字混沌序列输出至高速数模转换器(DAC),可观察到模拟混沌信号.给出了网格状多卷波混沌系统和经典Lorenz系统上的具体实现步骤和相应结果.结果表明,此方法具有一定的普适性,可用于其它混沌系统的混沌信号产生,且消耗FPGA资源不多,具有很强实用性.     

Viterbi译码器的FPGA设计实现与优化

在分析Viterbi译码算法基础上，采用一种新的流水结构设计Viterbi译码器的ACS模块．合理安排幸存路径的读写，采用单指针回溯算法译码输出，最终在Xilinx ISE上完成了约束长度为9的Viterbi译码器的FPGA设计．仿真实验结果表明，设计的译码器在资源消耗上有较大优势．     

基于FPGA实现的步进电机细分控制信号发生器的设计

提出一种采用FPGA可编程芯片实现的步进电机转角的任意细分控制方法.介绍了在一片EPF 10K 10LC 84-4芯片内用VHDL语言编程实现了步进电机十六细分控制器的PWM模块、速度控制模块、数字比较模块等功能,该系统无需外接D/A转换器,结构简单,控制精度高,具有广泛的应用前景.     

基于FPGA的循环冗余校验模块设计

提出了一种采用FPGA可编程芯片实现对不同长度数据的CRC并行算法的设计思想,并用VHDL语言在EPF10K10LC84-4芯片上完成了循环冗余校验模块的功能.实验结果表明该模块具有很好的通用性和灵活性.     

基于H.264的DCT变换系数解码的FPGA实现

根据H.264码流解码过程中整数DCT逆变换逆量化的算法原理,优化设计出一种基于FPGA的新型解决方案.设计采用VHDL和C语言相结合的编程方式,其中源数据的获取和分析在NIOSⅡ软核处理器中用C编程完成,各高效算法则用硬件描述语言VHDL编程实现.说明了逆量化和逆变换的算法原理,各功能模块的设计流程和仿真结果.设计充分利用DCT算法的对称性,提出用高度并行结构来加快处理速度的方法.设计方案在保证运算精度的同时,结构简洁、运行速度快,可移植性强.