等精度频率计的设计

在电子领域中,测频是经常要用到的。但是传统频率计在测频时有很多缺点。在本设计中的等精度频率计,克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度。     

数显式自动换挡频率计

本文主要介绍自动换挡频率计．在测频过程中，将每位计数器的计数信号作为被测信号频率范围的判断信号，以实现自动换挡的功能．     

保证调制频率精度的一种方法——在相位式精密激光测距仪中采用电子计数式频率计

某些晶体振荡器的频率飘移较大,使精密测距难于达到予定的精度。为了解决频率精度问题,本文提出了在激光测距仪中设置专用数字频率计进行测频或校频的方案,并介绍了为BJC型变频式激光测距仪研制的频率计方案及电路。     

基于MicroBlaze的SOPC数字频率计设计

给出了一种测周的数字频率计的SOPC实现方法.该方法通过配置嵌入式软核MicroBlaze微处理器和封装AXI测频和测占空比IP核,将数据传输到软核处理器,完成系统的功能.数字频率计的参数测量由FPGA逻辑进行实现.计算、控制以及显示由MicroBlaze实现,两者完成对频率和占空比的测量.本系统在Digilent公司推出的Basys3板卡上进行了验证.通过测试,结果表明,本系统测量精确,稳定性好,方案简洁,成本较低.达到了预期的结果,验证了本方案的可行性.     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

基于FPGA的多功能等精度频率计的设计

根据等精度测频原理,本设计克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。选用FPGA芯片通过VHDL编程实现,提高了测频系统的稳定性,可实现频率、周期、脉宽和占空比的等精度测量。仿真和试验结果表明,该系统具有较高的实用性和可靠性。     

100MHz数字频率计的设计

100MHz数字频率计用VHDL语言编程设计,主要由五个模块组成,分别是测频控制信号发生器、十进制计数器、32位锁存器、分频器、动态扫描译码驱动器模块五部分构成。选用分频器将工作时钟分频后,用测频器测频,将被测频率信号经脉冲整形电路后作为计数器的计数脉冲,加入计数器的输入端,测量一定闸门时间内被测信号的脉冲个数,并将其计数值锁存进锁存器中,最后通过动态扫描译码器读出数值,该频率计精度高,可用于频率测量、机械转速测量等领域。     

精度可变频率计的设计

本文利用EDA方法设计一种高精度频率计,能够测量0—99MHZ的信号频率,精度分为1HZ和0.1HZ两种。硬件仿真表明该频率计测频迅速准确,最大误差不超过0.007%。     

精度可变频率计的设计

本文利用EDA方法设计一种高精度频率计,能够测量0—99MHZ的信号频率,精度分为1HZ和0.1HZ两种。硬件仿真表明该频率计测频迅速准确,最大误差不超过0.007%。     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

基于EDA技术的多功能等精度数字频率计的设计

在对三种测频方法进行分析的基础上,介绍了基于EDA技术的等精度测频原理。给出采用AT89C51实现控制并通过FPGA来设计多功能等精度数字频率计的具体方法。该频率计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于单片机和CPLD的等精度频率计设计

本文主要论述了利用CPLD进行测频计数,单片机实施控制实现多功能频率计的设计过程.该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数,利用单片机完成整个测量电路的测试控制、数据处理和显示输出.     

基于FPGA的数字频率计设计与仿真

本设计用VHDL语言在FPGA器件上实现数字频率计的设计,其测频范围是0～1MHz,分三个量程。能够用数码管显示被测信号的频率,而且具有量程自动切换功能。在软件平台MAX＋PLUSⅡ环境下通过了编译、仿真,并下载到FPGA器件上验证其正确性。     

基于单片机的等精度频率计设计

针对传统测频原理的频率计的测量精度随被测信号频率的下降而降低，在实用中有较大的局限性，在对等精度测量原理和测量误差进行详尽介绍和分析的基础上，介绍了基于单片机的等精度频率计的系统构成和工作原理，以及系统的硬、软件设计。     

基于EPM240和MSP430的等精度频率计

为提高信号频率的测量精度,设计了基于EPM240和MSP430的等精度频率计,包括恒温晶振、等精度计数单元和频率计算显示单元。该等精度频率计以CPLD（Complex Programmable Logic Device)芯片EPM240T100C5和单片机MSP430F149为核心,YM1602为液晶显示模块,单片机启动CPLD完成等精度计数后读取计数值进行频率计算并显示。理论计算及实际测试结果表明,该频率计的量程为0.5 Hz～10 MHz,全程测量相对误差小于2×10^-8,满足项目中的测频要求。     

多用数字频率计设计

频率和周期是电信号在时域内重要的特征。测量信号的频率和周期也是认识一个信号的重要手段。测频和测周的原理仪器的设计方案很多。传统的设计中多使用分立元件,存在可靠性较差,功耗大,精度漂移大等缺点。利用专用集成芯片也是一种方法,但成本较高。使用单片机测频在对精度要求和被测信号频率较低时是可行的,而且成本较低。其缺点是高频范围小。另外,FPGA可以进一步扩展测量的范围,在设计高频测量仪器的情况下,是很好的一种方法。在本文中,主要介绍了测频和测周的原理及如何利用单片机制作简易数字频率计的方法。介绍了软件编程流程及设计方法。分析了测量产生误差原因及解决方法。     

数字信道化的调制信号测频方法

由于雷达信号覆盖带宽范围的增大,在对宽带雷达信号进行模数转换时,采样频率需要达到吉赫兹,因此存在后端的信号处理速度和信号采样速率不匹配的问题。为了解决该问题,采用高效数字信道化结构。为了实现对经过该结构处理的雷达信号的频率参数估计,提出在传统的瞬时相位差测频的基础上加上中值滤波处理的测频方法。仿真结果表明该方法能够有效地提高调制信号的测频精度,减小由于相位编码信号本身存在相位跳变而引起的测频误差。可以将该方法应用于宽带数字接收机后端信号处理的频率测量。     

基于等精度测量原理频率计的设计与实现

以单片机为核心控制器件,采用等精度同步测量技术,设计了具有量程自动切换功能的频率计.在阐述系统工作原理和构成的基础上,对系统的测量误差进行了分析.实际测量结果表明:该频率计可以实现对频率范围0.1 Hz～30 MHz的信号进行频率测量,测量精度在0.01％以内,且不随被测信号频率的变化而变化.     

基于FPGA的等精度频率计的设计

本文基于FPGA等精度测频原理设计了一种数字频率计,具有精度高、可靠性高及测频范围宽的特点.利用Quartus Ⅱ软件,通过VHDL语言,进行了仿真,验证了本设计的正确性.     

新型数字频率计的研究

频率是电量的基本参数之一,频率的测量比较重要。测量的方法有多种,其中数字频率计具有精确高,使用方便,测量迅速,以及便于实现测量过程自动化等优点。数字频率计是近代电子技术领域的重要测量工具之一,同时也是其他许多领域广泛应用的测量仪器。这是基于计数器原理的频率计,使用液晶显示屏显示。采用AT90C2051芯片进行计数。在规定的基准时间内把脉冲数记录下来,换算成频率并以数字形式显示出来。