优化耦合方式的低相位噪声宽带正交压控振荡器设计

本文对传统正交压控振荡器(QVCO)耦合方式进行了改进,提出了在耦合管的源端引入相移网络的方法,从而改善了QVCO电路的相位噪声性能以及减小输出相位失配,并依此设计了一个低相位噪声,输出相位关系稳定的宽带正交压控振荡器.QVCO电路采用TSMC 0.13 μm CMOS工艺进行设计,输出频率范围为3.4～5.48 GHz,即调谐范围达46.8%.测试表明,输出频率4.2 GHz时在频偏1 MHz处,相位噪声为-120 dBc/Hz.在整个输出频率范围内电路FOM值介于179.5～185.2 dB,电路功耗为7.68～18mW.     

一种低噪声振荡器的研究

本文叙述了相位噪声的相关基本概念,形成原因及影响相位噪声的诸多因素,给出了相位噪声的时域和频域表述方法.依据提出反馈振荡器中输出和输入噪声关系的李森模型,对降低相位噪声的方法作了一定的探讨,并结合一例实际电路分析了提高噪声指标的有效措施,相应的实验结果也予以阐明.     

数字锁相倍频环的噪声分析及最佳参数选择

为解决数字锁相环的噪声分析及最佳参数选择问题，本文从理论上对数字锁相环输出相位噪声方差进行了分析，并在锁相环输出相位噪声方差最小的最佳准则下证明其最佳参数选择为ξ＝１．从而为数字锁相环的设计与调整提供了可靠的理论根据。     

分频器中的相位噪声及抑制方法

重点论述了分频器新增相位噪声和分频器内部噪声源对分频器输出相位的影响。认为在实际的分频器设计中，可以利用门电路把输入脉冲选出，以消除分频器各级的影响，还可以利用锁相环电路来抑制分频器的相位噪声。这两种方法的实验结果表明，对分频器的相位噪声有明显的抑制作用。     

基于锁相环原理的相位噪声优化实践

针对传统的相位噪声分析方法无法得到PLL的动态行为这一缺陷,提出通过线性叠加的方法来分析PLL中噪声的动态行为;首先理论分析了PLL各模块的相位噪声模型以及各模块相位噪声对总的相位噪声的贡献;随后以LMK04806的第二级锁相环PLL2为例,采用控制变量法,使用PLL仿真软件进行仿真分析,通过仿真数据说明各参数对总的相位噪声影响大小;最后结合具体实例验证了方法对PLL相噪设计具有指导意义。     

分频器中的上位噪声及抑制方法

重点论述了分频器新增相位噪声和分频器内部噪声源对分频器输出相位的影响。认为在实际的分频器设计中，可以利用门电路把输入脉冲选出，以消除分频器各级的影响，还以利用锁相环电路徕抑制分频器的相位噪声。这两种方法的实验结果表明，对分频器的相位噪声有明显的抑制作用。     

用非线性电流源法分析微波振荡器的相位噪声

提出用非线性电流源法分析微波ＧａＡｓ ＭＥＳＦＥＴ振荡器单边带相位噪声特性的新方法。给出了包含ＭＥＳＦＥＴ完整非线性噪声模型在内的振荡器相位噪声分析模型，在此基础上利用改进的非线性电流源法分析了振荡器的单边带相位噪声特性。ＣＡＤ分析与实验结果表明，此法可精确有效地分析振荡器输出基波及各次谐波附近的近载相位噪声分布特性，且适用于非线性微波ＣＡＤ。     

锁相环路的相位噪声分析

本文对锁相环电路的相位噪声进行了论述,并对其中各组成部件的相位噪声也做了较为详细的分析。文中最后提出了改善锁相环相位噪声的办法。     

应用频谱分析仪测量相位噪声

介绍了利用频谱分析仪直接测量相位噪声的方法。根据相位噪声的定义,给出了频谱分析仪相关测量参数的换算关系,进而得到对测量值的计算方法。并讨论了如何对频谱分析仪输出结果进行误差修正。     

应用于调制域分析仪的2.5GHz频率合成器设计

针对调制域分析仪时基信号源的要求,设计了2.5G电荷泵锁相频率合成器,文中对其输出相位噪声进行了分析,讨论了低相噪条件下环路滤波器的设计方法和元件参数的选择并介绍了电磁兼容性的重要性和实施方法.所研制的频率合成器具有体积小、功耗低、稳定性高、输出相位噪声小等优点.     

L波段FH频率合成器的设计与实现

设计具有快速频率捷变与低相位噪声性能的Ｌ波段ＦＨ频率合成器,利用ＤＡＣ电路对ＶＣＯ控制电压进行快速预置,大大缩短了频率捷变时间,优选环路分频比Ｎ值和参考分频比Ｒ值,使输出频率与Ｎ值呈非线性关系,即采用非等间隔频方式,有效降低了因环路分频分Ｎ过大的输出相位噪声,当参考源使用普通晶体时,测量结构表明：频率捷变时间〈１０μｓ,输出单边带相位噪声谱密度约为－７０ｄＢ／Ｈｚ（偏离载频１ｋＨｚ）。     

存在相位噪声和信道估计偏差影响的空相关MIMO-OFDM系统的性能分析

为了进一步了解相位噪声和信道估计偏差在空相关多输入多输出正交频分复用(MIMO-OFDM)系统中的作用,对存在相位噪声和信道估计偏差影响的空相关MIMO-OFDM系统的性能进行了分析.利用模型表达了空相关MIMO-OFDM系统的复包络信号,推导了在相位噪声和信道估计偏差影响下的空相关MIMO-OFDM系统的有效数据符号的信噪比表达式,给出了在相位噪声和信道估计偏差影响下的空相关MIMO-OFDM系统的差错性能指标.研究表明,理论计算和计算机仿真的空相关MIMO-OFDM系统的差错性能结果在各种不同相位噪声和信道估计偏差影响下都比较吻合.     

基于多相位量化噪声抑制的分数频率合成器的实现

为抑制Σ-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构. 该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50%的占空比. 通过对比发现,对于环路带宽为1 MHz的宽带情况下的Σ-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12 dB. 该频率合成器使用UMC 0.18 μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.      

多模式定位系统接收机中的分数频率综合器

针对单一的全球定位系统中接收性能易受环境影响的问题,提出了一个应用于3个定位系统、7种模式的多模式定位接收机中的分数频率综合器.通过改进的电流泵电流校正方法和提高谐振回路Q值等各种降低相位噪声的方法,达到了每种模式工作的稳定性和低相位噪声性能;以改进的多模分频器和3阶MASH1-1-1Σ-Δ调制器实现了7个频点的精确输出和各模式的快速锁定;在多模分频器中使用简单的电路将分频比的范围从64~79扩展到64~95.仿真结果表明,在每种模式下带内相位噪声(相对于载波的相噪声)均小于-90 dB,带外频偏1 MHz处相位噪声均小于-119 dB,杂散抑制(相对载波)均大于56.4 dB,各个模式锁定时间均小于18μs,1.8 V电源条件下的功耗为15.12 mW.     

直接数字频率合成及其杂散分析

直接数字频率合成采用全数字技术，具有分辨力高、频率转换快和相位噪声低等优点。该文介绍了直接数字频率合成原理，分析了在没有相位截断和Ｄ／Ａ转换器理想情况下，正弦波输出及脉冲输出中的杂散分量．     

干涉结构中的量子相位噪声分析

本文分析了由一激光器所发出的光经由一个干涉系统输出后所得到的光电流的噪声功率谱密度。在分析中,我们考虑了激光器的相位波动引起的相位一强度噪声以及干涉系统中两臂的光具有不同强度和偏振态的情况。分析指出,经由干涉系统输出的光电流噪声功率谱密度与激光器的线宽和干涉仪两路光的功率分配和偏振态夹角有关。在相干情况下,噪声功率谱密度主要由两路光的相位差决定。在非相干条件下,噪声功率谱的形状和分布由激光器的谱线形状和线宽决定。调节两路的相对偏振态,可以有效的改变噪声强度。     

基于FPGA的直接数字频率合成器设计

直接数值频率合成(DDS)是把一系列数字量形式的信号通过D/A转换器转换成模拟量形式的信号合成技术,在通信领域,DDS因具有频率转换时间短、分辨率高、输出相位连续、相位噪声小等优点得到良好的应用。本文从工程应用的角度给出了DDS的verilog HDL设计,重点给出了波形选择、幅值、频率、相位及DAC TLC5615驱动输出等几部分的设计。     

电荷泵对小数分频锁相环相位噪声的影响

与整数分频电荷泵锁相环不同,小数分频电荷泵锁相环中电荷泵对锁相环的性能有更大的影响,电荷泵的各种非理想因素将降低PLL输出相位噪声和杂散的性能.重点分析了电荷泵两种非理想因素对小数分频锁相环相位噪声和杂散的影响:非线性和电流失调.此外还分析了电荷泵电流源噪声对小数分频锁相环的影响,分析结果为优化电荷泵的电路设计提供理论依据.     

基于锁相频率合成的毫米波下变频组件的设计

本文介绍了一种基于锁相频率合成的毫米波下变频组件的设计,重点阐述了该下变频组件的组成,硬件电路和毫米波锁相频率合成器的设计。通过建立锁相环路的相位模型,对输出信号的相位噪声进行了分析,包括指标分配、方案设计和指标核算。与传统的相比,该下变频组件具有频率范围宽,变频损耗小,隔离度大,相位噪声和频率-温度稳定度好等特点。在毫米波小信号测试方面具有很大的优势。     

一种宽频带捷变频雷达频率合成器

应用大规模集成数字锁相环芯片，高性能晶振源，频率数字快捷电路，经过相位噪声分析和合成器优化设计，研制成功了具有工作频率高，输出频带宽，频率捷变快，相位噪声低，功率大，杂散低，抗干扰能力强和体积小的捷变频雷达频率合成器，满足了新一代雷达的要求。