8～12.4GHz宽带频率合成器的设计

研究采用将ADI公司的ADF4350频率合成芯片输出信号多次倍频的方法来实现X波段的频率合成器。ADF4350频率合成器具有内置片上VCO(压控振荡器)和PLL(锁相环),集成度高、相位噪声低,工作频带宽,广泛用于无线电基础设备及测试设备,无线LAN,CATV和时钟发生器中。该频率合成器输出频率范围8~12.4G,频率步进50 MHz,相位噪声低于-75dBc@10kHz。     

基于ΣΔ调制的频率合成器及其性能

ΣΔ模数变换器使用内部１位量化器就能提供较高分辨率的输出。将ΣΔ调制技术应用于频率合成器中，能较好地提高频率合成器的频率覆盖范围、相位噪声及频率分辨率。定量地分析了ΣΔ调制频率合成器的性能，给出了实现方法。     

一种短波电台频率合成器的研制

该文介绍一种采用Ｍｏｔｏｒｏｌａ公司ＭＣ１４５１４６和ＭＣ１２０１７／１８蕊片构成的短波电台频率合成器的硬件电路实现方案。频率合成器的输出频率范围２～２９．９９９９ＭＨｚ，频率间隔１００Ｈｚ，换频时间小于０．０１ｓ。文中论述了这种多环数字式频率合成器工作原理，各环路之间对应的频率关系和电路参数的选择，给出了频率合成器的试验结果．     

基于DSP的直接数字频率合成

讨论了采用数字信号处理方法实现直接数字频率合成的原理，给出了用数字信号处理芯片（DSP）实现的软件流程和硬件框图，利用DSP实现的直接数字频率合成器具有输出的频率种类多，频谱好及硬件结构简单可靠等特点。     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

基于DSP-Builder的直接数字频率合成器(DDS)的设计

直接数字频率合成器(DDS)具有较高的频率分辨率,可以实现快速频率切换,在频率改变时能保持相位连续,很容易实现频率、相位和幅度的数控调制。     

基于DDS的频率合成技术的应用

直接数字频率合成器(DDS)是将先进的数字处理理论与方法引入频率合成的一项新技术.本论文以AD9851芯片为核心构成的正弦波信号发生器,可以输出高分辨率、高稳定性的正弦信号,同时还可以实现频率调制(FM) 等功能.     

C波段数字锁相频率合成器的设计

介绍了一种C波段频率源的设计和实现方法.采用数字锁相环技术实现了C波段锁相频率合成器,其输出频率为6.4 GHz,功率大于10 dBm,相位噪声优于-74.1 dBc/Hz@1kHz.该频率合成器满足设计目标,可用广泛用于各种通信和测试设备中.     

基于多相位量化噪声抑制的分数频率合成器的实现

为抑制Σ-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构. 该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50%的占空比. 通过对比发现,对于环路带宽为1 MHz的宽带情况下的Σ-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12 dB. 该频率合成器使用UMC 0.18 μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.      

基于TD-SCDMA的波形发生器中频率合成器的研究和设计

简单介绍了频率合成技术,利用Σ-Δ技术对分数频率合成器进行了研究和设计。该频率合成器主要的子单元电路包括Σ-Δ调制器、压控振荡器和环路滤波器。最后利用ADS软件对所设计的频率合成器进行了性能仿真,结果表明,本文设计的频率合成器可以满足88MHz～132MHz动态范围的高精度、高稳定度的时钟信号输出,并且通过算法能够实现88MHz～132MHz动态范围时钟信号的灵活切换。     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于FPGA的DDS信号源设计

DDS 是从相位的概念出发进行频率合成的一项新型技术.该文简要介绍了DDS 的工作原理,设计思路和实现方法.该文设计的基于FPGA的DDS信号发生器,频率步进可以很小,切换速度快,频率控制容易,电路设计简单.     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

基于DDS的新型频率合成器的研究

对DDS基本原理进行了简要介绍,利用信号分析的方法对DDS理想输出进行频谱分析．研究了一种基于DDS用电子开关和倍频器链构成的新型频率合成器设计方案,较以前的研究改善了DDS频率上限与杂散抑制,取得了较好的实验数据并给出了采用该方案的具体实验结果．     

简易数字信号发生器的设计与实现

本文介绍了一种基于DDS数字信号发生器的设计与实现的方法,给出了以AD9850芯片为核心的硬件原理图。通过单片机对DDS频率控制字的写入,编程实现输出特定频率的波形,该系统输出波形频率连续可调、稳定度、精度高,适用于当代的尖端的通信系统和精密的高精度仪器。     

全数字接收机DDS设计与实现

直接数字频率合成技术（DDS）是当前使用最广泛的频率合成技术,它所产生的信号具有频率分辨率高、切换速度快、切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点,被广泛应用于通信、雷达、电子对抗和仪器仪表等诸多领域。该文首先介绍了此技术的基本结构和工作原理,其次通过verilong语言编写设计了一个DDS系统。     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

DDS技术在高频电磁法仪器信号源中的应用

分析了锁相环技术与直接数字频率合成技术的工作原理，提出了结合两种技术设计高频电磁法仪器信号源的方法。克服了以往单纯采用锁相环技术设计信号源时跳频时间长、频率准确度低的弱点，测试结果显示，该方法设计的信号源频率准确度高，到小数点后两位，输出交、直流电压衰减小，达到信号源设计要求。