数字Dithering FPGA实现

Dithering是抑制模数转换器ADC量化噪声的重要方法,从数字Dithering量化定理出发,实现了数字Dithering的FPGA过程,对关键设计点给出了详尽的阐述,仿真结果也论证了Dithering对ADC性能的提升有积极的作用,为Dithering算法在实际的应用中起到一定的参考和借鉴作用.     

基于Matlab建模的数字相关双采样两步单斜ADC研究

提出并仿真验证了一种用于互补金属半导体氧化物图像传感器的10 位数字相关双采样列级两步单斜模数转换器. 数字相关双采样通过减法器实现,使像素复位信号与像素曝光信号的量化结果在数字域作差,降低了列级读出电路中非理想因素的影响;比较器采用基尔伯特单元,避免了传统两步单斜ADC 中因记忆电容的使用所导致的时钟馈通和斜坡斜率误差的问题. 通过在Matlab 中建模仿真验证,ADC 的信噪失真比为61.4 dB,有效位为9.9 bit,量化周期为140 个时钟周期. 与传统10 位数字相关双采样单斜ADC 相比,可节省2 170 个时钟周期,同时其平均FPN 较传统两步单斜结构可以降低0.81 LSB.     

Pipeline ADC的噪声与采样电容的关系

介绍了Pipeline ADC噪声与电容的关系及减小噪声的方法,并以10位ADC为例通过噪声计算电容．ADC的主要噪声源是量化噪声和热噪声．量化噪声主要决定ADC的精度．热噪声限制了ADC的信噪比,是提高精度的主要瓶颈．可以通过增大电容来减小．     

中频采样系统中Dither电路的设计

Dither技术可减小ADC量化误差、相关采样及DNL引入的谐波失真,从而提高ADC的无杂散动态范围。本文设计了一种基于VCO的窄带大幅度Dither的发生电路,可广泛用于各种数字中频采样系统。通过在频谱分析仪中频采样系统的验证,本文所采用的方法可以有效地提高频谱分析仪的动态范围。     

连续波干扰下卫星导航信号的ADC量化损耗分析

地球表面接收到的卫星导航信号强度通常远低于环境热噪声,并且其所处电磁环境越来越复杂,人们越来越关心在干扰环境下导航接收机的工作性能。模数转换器(ADC)作为数字式导航接收机中射频通道与基带处理的中间环节,其量化造成的有用信号损耗直接影响着接收机的整体性能。对于连续波干扰(CWI)与热噪声环境下ADC量化对卫星导航信号的影响,现有文献大多是基于数值模拟实验寻找答案,缺少理论推导。通过概率统计理论深入研究了在CWI干扰环境下任意位数(bits)ADC均匀量化对接收机相关信干噪比的影响,得出了明确的量化后信干噪比表达式,并给出近似最优的ADC量化门限选取法则。通过数学推导和仿真分析得出结论,在没有辅助抗干扰手段和采用均匀量化的情况下,2 bit的ADC量化即可达到最大的输出信干噪比。     

一种用于CMOS图像传感器的10位高速列级ADC

提出了一种适用于高速小尺寸像素的列级ADC,该ADC采用单斜ADC(single-slope ADC,SS ADC)与逐次逼近ADC(successive-approximation ADC,SA ADC)相结合的方式在提高模数转换速度的同时减小了芯片面积.SS ADC实现5位粗量化,SA ADC实现5位细量化,SA ADC中5位分段电容DAC的桥接电容采用单位电容并利用区间交叠方式实现了误差校正.采用GSMC 0.18,μm 1P4M标准CMOS工艺对电路进行设计,仿真结果表明:所提出的列级ADC在167,kHz/s采样率和3.3,V电源电压下,有效位数9.81,每列功耗0.132,mW,速度比传统SS ADC提高了22倍.     

用于植入式医疗设备的低功耗低位逐次逼近型模数转换器

针对植入式医疗设备中关键模块模数转换器(ADC)的超低功耗设计问题,以低功耗的逐次逼近型ADC为基础,提出了低位逐次逼近量化逻辑的模数转换器。量化逻辑主要用于以心电信号为代表的低活动度生物信号,在采用固定分辨率和采样率的情况下,根据信号的变化幅度调整量化次数,以达到降低功耗和压缩数据量的目的,在信号处于基线或缓变间期最少只需要3次量化就可以得到ADC转换结果。采用Global Foundry 0.18m标准CMOS工艺对该ADC进行了电路和版图设计,仿真结果显示,在1.8V的电源电压和1kHz的采样率下,ADC的有效位为9.6b,核心电路平均电流功耗为64～131nA。该低位逐次逼近模数转换器特别适合应用于植入或可穿戴医疗设备中低活动度生物信号的模数转换,在保证量化精度的同时显著降低了ADC的功耗。     

改善辐照加固设计流水线型模数转换器性能的抖动电路技术

提出了一种能够改善高精度辐照加固设计流水线型模数转换器（ADC）动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪     

1种1.2V供电电压14位的2步增量放大型ADC

为了降低传统增量型Σ-ΔADC在同精度情况下的量化时钟周期数,提高转换速率,提出了1种采用粗细量化的2步式增量放大型ADC.该ADC采用SAR ADC先进行6位粗量化,再采用增量型Σ-ΔADC进行8位高精度位的细量化,通过数字码拼接完成最终量化结果.同时引入了1种增益自举C类反相器技术,有效地降低了供电电压和整体功耗.该ADC使用0.18μm标准CMOS工艺进行了电路实现,在1.2 V供电电压,1 MHz采样频率、10 k S/s的转换速率的情况下,达到了81.26 d B的信噪失真比(SNDR)和13.21位的有效位数(ENOB),最大积分非线性为0.8 LSB.并且该ADC的整体功耗为197μW,可用于低电压低功耗的仪器测量和传感器等领域.     

基于MATLAB的ΣΔ调制器的比较与研究

在数字产品日益增长的今天,ΣΔADC的角色越来越重要,其充分利用现代VLSI高速、高集成度的优点,已经是现代实现高精度转换器的主流方向。基于MATLAB对同阶级联结构的ΣΔ调制器进行了仿真与比较,研究结果表明2-2及2-1-1结构的ΣΔ调制器,虽然阶数相同,传递函数相同,但是2-1-1结构的量化信噪比比2-2结构的量化信噪比要小。     

Anti-saturation block adaptive quantization algorithm for SAR raw data compression over the whole set of saturation degrees

In order to improve the performance of block adaptive quantization (BAQ) when the output of the analog to digital converter (ADC) is saturated, this paper proposes an anti-saturation BAQ algorithm. First, the concept of the standard deviation of the output signal (SDOS) of the ADC is proposed. Also, unlike traditional normalization processing, SDOS is used and the mapping between SDOS and the average signal magnitude is deduced. Second, the saturation term is introduced to the Lloyd–Max quantizer and an optimal non-uniform scalar quantizer for saturated SAR raw data quantization is proposed. After this, the implementation scheme for the proposed algorithm using an FPGA is analyzed in detail. Third, the relationships among the saturation degree of the signal, the peak-topeak value of the ADC, standard deviation of the input and output signal of the ADC and the average signal magnitude are deduced. Based on these relationships, a power compensation decoder is designed for encoding. Numerical experiment results based on ERS-1 and the simulated data show that the performance of the proposed algorithm is better than that of BAQ.     

The design of adaptive sigma-delta A/D converter

The signal to noise ratio （SNR） of conventional sigma delta analog to digital converter （∑△ADC） reduces with input signal strength. The existing concept of adaptive quantization is applied to the design of ∑△ADC to improve SNR with high dynamic range. An adaptive algorithm and its circuit implementation is proposed. Because of the error due to the circuit implementation, an error self-calibration circuit is also designed. Simulation results indicate that SNR can he nearly independent of the signal strength.     

过电平采样模数转换器误差源的建模

过电平模数转换器采用异步采样的方式进行数据转换.主要对转换器的不同时间模式进行了研究,综合分析了误差源对异步采样ADC性能的影响,特别对有限时间分辨率、有限精度量化两种主要误差源进行了详细分析.通过优化设计,将计算采样时刻的最大量化误差降为计数器时钟周期的一半,有效提高了系统的信噪比(SNR).推导出SNR的方程,对于固定的时钟频率,当量化分辨率较大时,SNR达到62dB左右.通过仿真确认了方程的正确性.     

微弱加性扰动对ADC影响的定量分析

在采集系统中,通常采用扰动技术来提高采样的SFDR和分辨率。本文通过傅立叶变换推导出加微弱加性扰动时ADC"总谐波失真"的数学表达式,从而定量分析微弱加性扰动对SFDR的影响;同时,利用卷积的图解法计算出微弱加性扰动时ADC的平均量化误差具体表达式,进而获取微弱加性扰动时ADC的分辨率。最后,采用matlab对加有微弱加性扰动的采样系统进行了仿真。结果表明,在ADC的输入信号上加微弱扰动信号,其分辨率有明显提高,SFDR提高了大约15dB。     

∑-△型A/D转换器中量化噪声的功率谱整形

在设计数据采集系统时, 为使采集系统前端输出信号的带宽与后端处理模块相匹配, 在建立高阶Σ-Δ调制器理论模型的基础上, 对A/D转换器中的量化噪声功率谱的整形过程进行了研究。理论分析和仿真结果表明, 结合了过采样技术的高阶Σ-Δ型A/D转换器能大大降低量化噪声。     

改进变步长LMS在组合学习结构预失真的研究

针对预失真间接学习结构易受加性噪声、模数转换（Analog to Digital Converter,ADC）量化噪声等影响,提出一种通过设置判别门限自适应切换直接学习结构和间接学习结构的组合学习结构数字预失真方案。该方案在直接学习结构中采用最小二乘法（Recursive Least Square,RLS）算法对参数进行快速粗估计,切换至间接学习结构时采用改进变步长最小均方（Least Mean Square,LMS）算法进一步提取参数。分析仿真表明,组合学习结构的预失真方案其线性化性能较间接学习结构有很大提升,且在算法收敛速度基本持平的情况下有效抑制了间接学习结构中的非相关噪声。     

喂毛机电子称重变送器的研制

为了提高喂毛机的喂入均匀性和喂毛电子称的称重精度，研制了一种用于喂毛机的电子称重变送器．采用了16位模／数转换芯片AD7705，AD7705由精减指令集微控制器AT90S1200控制．为了消除工业现场的干扰，在AD芯片自带数字滤波的基础上，微处理器要对称重信号进行软件滤波．变送器与主机之间传送数字信号，采用光电偶合器隔离．采用先进的数模转换芯片，合理的电路拓扑设计和数字滤波技术，有效地提高了称重信号的精确性和稳定性．     

基于视觉特性的扩展变换量化指纹算法研究

针对扩展变换量化指纹算法的性能平衡问题,提出了基于视觉特性的扩展变换量化指纹算法。该算法基于扩展变换的量化指纹算法模型,根据数字图像的局部视觉特性,采用非均匀同步量化的方法调节指纹算法的量化参数,有效减少了指纹图像的量化误差,并实现指纹嵌入检测过程的一致性,从而提高数字指纹的检测效率和载体图像的保真度。实验仿真结果表明,提出的指纹算法明显优于扩展变换量化指纹算法的性能,能够在抗共谋能力和视觉质量之间获得较好的平衡。