基于DDS＋PLL频率合成技术的跳频信号源研究

本文分析了DDS与PLL的工作原理和基本结构,提出以DDS直接激励PLL的频率合成方法,给出了DDS模块、PLL模块和控制单元模块的硬件选择和具体电路设计方法。通过在EDA软件环境下进行设计及仿真,最终利用EPM570T100C、AD9910、ADF4113和ROS-1250W等芯片完成了跳频信号源硬件电路设计。经测试分析,DDS＋PLL的频率合成器可输出840~960MHz、频率分辨力小于1Hz的频率信号,适用于高速跳频通信系统。     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

频率合成解决方案

介绍几种常见的频率合成方案,着重分析PLL频率合成及DDS频率合成的工作原理,分别介绍了两种频率合成集成电路的应用并进行了对比。     

正交DDS信号单边带上变频调制

基于正交上变步调制原理,针对DDS（真接数字频率合成）激励PLL（锁相环）频率合成器的某些不足提出了一种频率信号生成的新方法,该方法在微波频段保持了DDS的所有特性,不仅克服了由于DDS激励PLL频率合成器所产生的DDS性能弱化及相位噪声增大的缺点,也抑制了在混频器中上变频所带来的双边带中的无用边带。同时因使用AD8346正交调制芯片与AD9854 DDS芯片,使得设计变得经济、简单易行。     

线性调频信号源的研制

提出了一种具体的C波段的线性调频信号源的设计方案．该方案是基于最新的直接数字频率合成技术（DDS）和锁相环频率合成（PLL）相结合的结构,利用DDS与PLL进行混频产生所需信号,重点阐述了系统的硬件实现,包括系统设计方案、主要电路模块设计及高速PCB板设计的关键技术等,并针对实际调试过程中的常见问题给出具体的解决方案．     

基于AD9852的多功能高精密DDS信号源的设计

信号源是电子技术中重要的基本仪器,现代通信技术不断的发展,对信号源的输出波形种类、频率范围、分辨率、精确度、频谱纯度等提出了近乎苛刻的要求。传统的PLL频率合成信号源对此已无能为力。DDS采用全数字技术,具有PLL合成无可比拟的优越性能。本文介绍一种采用AD9852专用DDS芯片设计的一种高精密信号源。     

基于AD9858的DDS＋PLL频率合成器

基于锁相频率合成技术（PLL）和直接数字频率合成技术（DDS）各有其优缺点,文章将两者结合,提出设计方案,并给出了主要的硬件电路设计,以产生符合预期要求的雷达信号。设计以AD9858为核心器件,输出DDS频率信号,为PLL提供参考输入信号。PLL中的鉴相器采用ADF4107,同时利用FPGA对两者进行方便的控制,可以获得较快的频率转换时间,相位噪声为-90dBc/Hz且杂散优于-70dBc的雷达信号。最终得到一个综合指标较高的系统。     

基于DDS的微波频率合成技术

介绍了几种DDS与其它频率合成技术相组合的微波频率合成技术方案,并比较了它们的优缺点.基于正交调制上变频原理,给出了一种S波段DDS微波频率源设计方案.     

高性能数字电视调谐器本振的设计与实现

在讨论数字电视调谐器本振相位噪声和分析直接数字频率合成器(DDS)原理及特点的基础上,提出了一种DDS与锁相环(PLL)混合电路用于调谐器本振的方法,可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,最后通过实验证明了这种方法的有效性.     

一种应用于DDS+PLL混合频率综合器中的滤波器设计

主要研究设计了PLL+DDS环外混频混合频率综合器中的带通滤波器,系统把DDS与PLL经混频器混频后,通过窄带带通滤波器滤波,得到了所需中心频率的输出信号.为了缩短设计周期,提高微带线带通滤波器的性能,通过ADS中的无源电路设计向导,设计出了一种中心频率为2.5GHz,带宽为65MHz,阻带频率在2.375GHz和2.625GHz处衰减幅度大于50dB的平行耦合微带线带通滤波器.最后经过实物测试表明,设计出的平行耦合微带线带通滤波器满足各项指标要求.     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。     

多环锁相频率合成器的设计

本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率,又得到了较高的频率分辨率。     

基于直接数字频率合成器的高性能数字电视调谐器本振设计

讨论了数字电视调谐器本振相位噪声,在分析直接数字频率合成器（DDS）的原理及特点的基础上,提出了一种DDS与锁相环（PLL）混合电路用于调谐器本振的方法,应用该方法可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,实验证明,该方法是有效的。     

基于DDS的新型频率合成器的研究

对DDS基本原理进行了简要介绍,利用信号分析的方法对DDS理想输出进行频谱分析．研究了一种基于DDS用电子开关和倍频器链构成的新型频率合成器设计方案,较以前的研究改善了DDS频率上限与杂散抑制,取得了较好的实验数据并给出了采用该方案的具体实验结果．     

基于Multisim10的频率合成器仿真与实现

介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

UHF波段PLL频率合成器的设计

介绍了锁相环频率合成技术的基本原理、特点及应用,并给出了一个以TDD1742T为核心芯片的UHF波段（900MHz）PLL频率合成器的设计方案.     

基于MC145159的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.