基于适应度评价扩展自适应遗传算法的门级电路进化设计

针对遗传算法适应度评价阶段指定输出单元容易丢失潜在解的问题,该文提出了一种基于适应度评价扩展的电路进化设计方法.该方法将每个逻辑单元的输出都视为一个潜在的解处理,得到一个最优适应度评价值,避免了潜在解的丢失,有效地提高了自适应遗传算法的性能.通过多种电路的进化设计实验比较了该文方法与传统自适应遗传算法设计的性能,结果表明,该文方法具有收敛速度快、迭代次数少、获得最优解成功概率高的优点.     

基于自适应HereBoy算法的电路进化设计实验研究

针对电路进化设计演化后期种群收敛速度放慢等问题,采用自适应Here Boy算法,融入遗传算法的群体概念,研究自适应因子在进化算法中对演化收敛速度的影响。运用类神经网络的电路模型和矩阵编码方法对组合电路进行编码,建立了电路编码到电路功能的映射关系,采用外部进化方式进行电路适应度值评估,引入自适应遗传算子提高算法收敛速度和种群多样性。二位二进制乘法器电路的进化结果表明,该方法较传统Here Boy算法在电路进化设计进程中电路平均演化代数及演化时间明显减小,在进化后期,随着种群演化代数增加适应度值平均涨幅提高。     

基于樽海鞘群优化差分进化算法的实验室预约模型

为了提高实验室预约工作的效率，采用动态差分进化算法进行预约方案生成，并通过樽海鞘群算法对动态差分进化算法进行改进，从而增强方案对不同预约规模的适应度。首先，输入实验室设备、实验室时间、预约者申请使用记录等样本特征，构建多个预约样本个体。然后，建立动态差分进化算法实验室预约模型，以实验项目满足度作为适应度。通过交叉和选择操作不断更新个体适应度，并采用樽海鞘群算法对差分进化算法的缩放因子进行优化求解。通过樽海鞘个体的领导者和跟随者在设定运动范围内的位置更新来获得最优缩放因子。最后，采用最优缩放因子对应的动态差分进化算法进行实验室预约方案求解，输出最优受益面指标预约解。实例仿真结果表明，通过合理设置樽海鞘群算法参数，在不同预约者规模情况下，基于樽海鞘群改进的动态差分进化算法均能够获得较高受益面指标的预约方案。     

Mealy型序列检测电路的研究和改进

通过对传统数字逻辑教材的序列检测器设计的研究,指出工作时的输出波形不合理,具体表现在待检测序列最后一位信号出现但时钟尚未有效时,检测器已输出检测结果,合理波形应该是待检测序列最后一位信号出现并且时钟有效,检测器才输出检测结果。经过对设计过程的分析和软件仿真,造成该问题的原因是电路采用Mealy型设计方法,输出受输入和触发器的状态控制,输入的变化即刻影响到输出。本文提出一种摩尔型(Moore)的序列检测器设计方法,输出仅受触发器的状态控制,QuartusII软件的仿真和实际的电路测试验证了设计的有效性和输出波形的合理。     

基于改进蚁群算法的Web服务选择

提出一种改进的蚁群算法并将其应用于Web服务选择问题中.该算法使用非线性动态变化的伪随机比例选择参数及蚂蚁多重最优解随机加权路由选择算法控制蚁群的行为,使用5维Web服务质量向量和蚁群适应度函数评价蚂蚁构造的路径质量,蚂蚁根据其构造的路径质量进行信息素更新;该算法使蚁群在其解空间的进化能力得到很大的提高.实验证明,该算法在Web服务选择问题上比传统的蚁群算法效率更高.     

平衡搜索的改进人工蜂群算法

针对人工蜂群(ABC)算法局部搜索能力弱的问题,提出一种平衡搜索的人工蜂群算法(BSABC).首先,采用一种基于对数函数的的适应度评价方式,用于减小选择压力,在一定程度上避免陷入局部最优.其次,受微分进化算法的启发,提出一种新的搜索策略,通过当前最优个体指导进化方向,使候选解的产生倾向于当前最优解,同时避免陷入局部最优.对6个经典测试函数进行仿真实验,并与经典的改进人工蜂群算法对比测试,结果表明:所提出的算法在收敛速度和收敛精度上都有显著的提升.     

平均差分进化算法在等效系统拟配中的应用

等效系统方法是评价飞机飞行品质的重要方法之一,最小二乘法和极大似然法在等效系统拟配中应用较为广泛,但是二者在使用时对初值有较高的要求且容易陷入局部最优解,因而导致拟配精度不高。针对这一问题,对传统差分进化算法的核心公式进行了改进,提出了基于平均差分进化算法进行等效系统拟配的新思路。此外,由于数据中存在一定比例的噪声干扰,所以分别以理想3-2-1-1信号和混入10%、30%白噪声的3-2-1-1信号作为系统输入,对比研究了平均差分进化算法和传统等效拟配方法的差异,发现平均差分进化算法具有较强抗噪声干扰能力和良好的鲁棒性,因此,平均差分进化算法应用于等效系统拟配具有较好的辨识效果,同时对于噪声的处理能力较强。     

一类基于混合遗传算法的多目标优化方法

提出一类求多目标Pareto解的快速算法，该算法将个体各分目标的最大值作为适应度函数，采用混合遗传算法，通过求解种群适应度极小值的方法来获得Pareto边界不同方向上的最优解，并在种群进化过程中采用了一些加速收敛的改进方法，通过典型算例的仿真验证了其有效性．     

一种改进的遗传算法在智能组卷上的应用

提出一种基于改进遗传算法的新算法.新算法从问题解的实数串集开始搜索,计算种群中个体的适应度,确定适应度函数,改进交叉算法和变异算子,实现最优解输出.实验表明,采用新算法组成的试卷能较好地满足试卷各项指标的要求,加速向最优解收敛,此算法也为解决多目标约束优化问题提供了新思路.     

基于改进的GP实现组合逻辑电路的设计研究

由于遗传程序设计是一种随机性很强的全局搜索优化算法,是否能够收敛到全局最优解与初始群体的质量、参数选取、遗传操作及适应值的测试方式等有很大关系。因此,有必要对遗传程序设计进行改进,从而提高其收敛性能。本文主要介绍了遗传程序设计的改进策略以及基于改进的GP实现组合电路的进化设计思想,并且进行了算法性能的改进实验,得到了令人满意的结果。     

电路测试的可区分故障算法研究

研究一种基于人工神经网络的能区分故障的数字电路测试生成方法,该方法利用电路基本逻辑门的特性和神经网络模型的特点,首先建立测试生成的神经网络模型,然后通过求解网络能量函数的最小值点获得给定类型故障的测试矢量,其研究结果在可区分故障的测试生成方面提供了一种可能的新途径     

门级故障到寄存器传输级故障的映射

以一组 74系列集成电路产品和ISCAS85基准电路为例 ,研究了基本寄存器传输级 (RTL)元件的门级单故障到RTL故障的映射关系 .结果表明 :①对大多数电路来说 ,仅考虑电路的单个原始输出端出错将无法达到所希望的门级故障覆盖率 ;②RTL电路的实现不宜包含异或门、与或非门 (AOI)和或与非门 (OAI) ;③在选择差错模型时 ,不同功能的RTL电路需要同时考虑的差错数是不相同的 ,功能相同但仅局部逻辑结构有差别的RTL电路可以考虑相同数目的差错 .这些结论为研究超大规模集成电路的测试、容错设计与验证 ,以及基于故障注入的系统性能评估等技术提供重要依据 .     

A New Method for the Detections of Multiple Faults Using Binary Decision Diagrams

With the complexity of integrated circuits is continually increasing, a local defect in circuits may cause multiple faults. The behavior of a digital circuit with a multiple fault may significantly differ from that of a single fault. A new method for the detection of multiple faults in digital circuits is presented in this paper, the method is based on binary decision diagram （BDD）. First of all, the BDDs for the normal circuit and faulty circuit are built respectively. Secondly, a test BDD is obtained by the XOR operation of the BDDs corresponds to normal circuit and faulty circuit. In the test BDD, each input assignment that leads to the leaf node labeled 1 is a test vector of multiple faults. Therefore, the test set of multiple faults is generated by searching for the type of input assignments in the test BDD. Experimental results on some digital circuits show the feasibility of the approach presented in this paper.     

一种使用调控器针对数据通路的综合功能的时间扩展模型生成方法

一些超大规模集成电路(VLSI)近来通过行为描述已在高层次被设计.行为合成可以将行为描述变换成由控制器和数据通路组成的寄存器传输层电路.数据通路的控制信号线输入序列和状态信号线输出序列从控制器提取.作者提出一种生成综合功能时间扩展模型的方法,其中提取的信息作为约束被加入.在常规的贯序测试生成方法中使用时间模型只有结构信息,因为对于实际的贯序电路的搜索空间相当庞大,所以在合理时间内很难达到高排错效率.在使用来自功能验证模块的功能时间扩展模型的贯序测试生成方法中,因为所有的功能行为不可能全被覆盖,所以很难提高排错效率.由于作者提出的方法可以覆盖所有的功能行为,所以与常规的方法相比可以实现在合理时间内的高排错效率.所提出的测试生成方法被用于除法器电路.实验数据显示了在16 s内排错覆盖率达到了100%.     

基于信号功率谱的模拟电路嵌入式测试

针对模拟电路内建自测试问题,提出一种基于信号功率谱的嵌入式测试方法.采用由电压比较器构成的采样器对被测电路的输入信号和输出信号进行采样,得到频谱特性不变的数字信号序列,使用最大熵谱法计算输出序列和输入序列之间的功率谱密度比,将得到的比值与正常电路的比值进行分类比较后,确定被测电路的故障状态.在基于DSP的模拟电路测试平台上,应用信号功率谱方法对低通滤波器电路进行测试.结果表明:该方法能有效地检测模拟电路中的各种故障,硬件实现方案简单易行,适合模拟电路的嵌入式测试.     

计算数字系统信号可用度的新方法

本文从故障测试的角度研究数字系统的可靠性问题,给出通过故障测试集计算数字系统信号可用度的方法,益提出了故障、引线及输入信号概率重要度的概念及其表示式。     

同步时序电路故障可测性研究

对不可测故障进行测试产生是影响时序电路测试产生效率的一个重要因素。提出了一种基于简化可控性计算的识别时序电路中不可测故障的算法，运用该算法无须搜索便于识别出时序电路中相当一部分不可测故障。针对ISCAS89电路的实验结果也验证了其有效性。     

非线性电阻电路的单故障诊断的一种方法

提出了非线性模拟电路故障诊断的一种测前模拟法．应用伴随电路及特勒根定理导出故障诊断方程，用等电位屏蔽技术识别故障．非线性元件用其工作点参数等效线性化，可对故障电路逐级分块诊断，适用于大规模线性和非线性模拟电路．     

引入演化效率因子的演化算法设计

随着电子芯片技术的发展，电路系统不断向高集成度和智能化发展。在复杂电磁场环境的各种干扰下，对信息化电子系统的稳定性和可靠性要求越来越高，电子系统的可靠性及自主容错能力成为电路设计所面临的新挑战。为提高恶劣情况下电路的抗干扰能力，提出将分析得到的演化效率因素作为算法的影响因子，引入到演化算法的适应度函数中，对算法进行提高和改进。研究结果表明，在单点短路和断路故障仿真实验中，引入演化效率因子的演化算法的平均无故障概率分别为0.754和0.853。与传统的演化算法相比，两者分别提高了16.4%和14%；与自适应算法相比，两者分别提高了6.7%和5%，证明在受扰或局部损伤的情况下，引入演化效率因子能够有效提升电路系统的鲁棒性及容错抗扰能力。研究结果对改进电路设计的强化及完善有一定的参考价值。