基于LoRa技术的STM32处理器无线程序升级系统设计

设计并实现了一款基于LoRa 技术对STM32F767 系列处理器通过无线方式升级程序的系统. 该系统的硬件结构包括:无线发送端、无线接收端及待升级程序的STM32F767 处理器端3 个部分. 发送端将程序的数据文件通过LoRa 技术传递给接收端,接收端通过串口将程序最终传递给STM32F767 处理器,STM32F767 处理器对收到的程序数据进行校验并最终烧录到芯片自身Flash 的指定区域,进而完成程序升级的功能. 实测结果表明系统运行稳定,可以通过无线的方式实现对处理器中固化的程序进行升级.     

基于HASH表的二叉树结构在网络处理器系统中的应用

提出将基于HASH表的二叉排序树结构应用于高速网络数据包流的动态存储和检测,提高查找效率.以所研制原型网路处理器系统的IP分片重组、流缓存和TCP会话重组等经典模块为实例,分别给出了方案选择、理论分析和测试结果,并对具体实现进行了深入讨论.指出该结构对入侵检测、状态防火墙和流量监测等网络安全系统的构建更具借鉴价值.     

基于SOPC的可穿戴机多处理器设计

介绍了采用SOPC技术来设计一个共享资源的可穿戴计算机三处理器系统,主处理器主要负责操作系统和应用软件的运行,网络处理器主要负责进行报文处理,DSP处理器主要负责对视频图像数据进行处理.阐述了基于Nios II 和FPGA 的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术.介绍了网络处理器Nios II的结构特点和自定义指令以及基于Nios II软核处理器的网络处理器转发软件的设计方法和基于视频图像处理的DSP处理器的设计方法.经验证,采用此技术设计的三处理器系统很好地适应了可穿戴计算机微小型化和低功耗的设计要求.     

求解对称正定线性代数方程组的一个代数预处理器

给出一种代数预处理器的构造方法, 并用Weyl不等式对该预处理器和分块对角预处理器进行理论分析. 理论分析和数值算例均表明, 所提出的预处理器优于分块对角预处理器.     

三值光学处理器三模冗余表决系统设计与实验

计算机处理器的可靠性设计非常重要.设计了三值光学处理器(ternary optical processor, TOP)三模冗余(triple module redundancy, TMR)光电表决系统,针对三值光学处理器运算单元设计了光电表决器,提出了在三值光学处理器上构建表决系统架构的具体步骤.对于一位的三值光学处理器,设计并测试了108个表决实验用例,并对m位的重构运算器的可靠性进行了简要分析.实验结果与可靠性分析表明,针对三值光学处理器进行三模冗余表决的方案,能有效提高系统的可靠性及运行效率.     

连接子结构法及其在沸腾冷却床动力分析中的应用

采用连接子结构法计算120T/H沸腾冷却床结构的动力学特性,将整结构分成3个子结构,中间连接件部分取作连接子结构,利用位移及力的双协调条件,综合得到了整体结构动力学方程,求得了其前5阶固有频率及振型,并与ANSYS程序的计算结果进行了比较,二者吻合良好.为了验证计算模型及计算方法的合理性及可靠性,设计了冷却床实验模型,并对实验模型进行了理论计算,通过对比实验结果及理论计算结果,证实理论计算模型及方法合理可靠.与ANSYS方法相比,所提出的连接子结构法大大降低了系统自由度,提高了计算效率.通过对沸腾冷却床的振型分析,找出了设计中存在的缺陷,从而可为产品改进设计提供理论依据.     

用于MIMO雷达的多通道高速中频数据采集系统

本文基于某型号雷达数字接收机的设计需求,采用四通道AD转换芯片与高速FPGA实现的一种多通道中频数据采集系统,并通过直接与T/R前端对接,组成小型化的接收单元。系统将模拟信号通过AD转换芯片进行数字化,由核心处理器FPGA进行解串,并进行下变频和滤波,最后降速抽取输出。系统通过优化算法解决了在高数据率下易出现的采样偏移和错误。经过测试,在80MHz采样率下,系统可对单线数据率达640Mbp的数据进行准确采样和处理,测试结果验证了设计方案的正确性和可行性。     

嵌入式Linux系统在S3C2410上的移植实现

首先对嵌入式Linux操作系统内核和S3C2410处理器进行了简单介绍,在此基础上,对系统引导程序进行了设计,重点介绍了将Linux移植到S3C2410处理器的步骤和方法,并对移植过程的关键部分进行了详细阐述。编译生成的内核在嵌入式系统中运行稳定,结果证明方法可行,对于开发其它嵌入式系统具有参考意义。     

基于DSP的USB2.0高速通信接口设计与实现

兼顾安全性和实时性的工业控制网络密码卡将数字信号处理器和USB接口结合在一起,可为控制系统提供高速数据加、解密处理的数据通信能力.在分析系统工作原理的基础上,对基于TMS320C6211数字信号处理器平台的高实时密码系统扩展USB2.0的高速通信接口进行了系统硬件设计、软件设计和开发实现,研究结果揭示揪了方案的可行性和实用性.     

基于多核处理器的入侵防御系统

随着高速以太网的广泛应用和网络入侵行为的日益复杂化,对网络入侵防御系统性能的要求越来越高.通过对传统入侵防御系统工作原理的分析,设计并实现了基于多核处理器的入侵防御系统.通过对系统中的多核处理单元进行分组,并构建共享缓冲队列实现工作组间的数据传递,使得系统在多核处理器环境下能够并行工作.试验结果表明,改进后系统的效率有显著提高,丢包率也明显降低.     

运算-数据文件——应用三值光学计算机的关键技术

介绍编写三值光学计算机应用程序的关键技术.首先将运算规则和大量原始数据合并在一个特殊文件中,然后在应用程序中使用专门的扩充指令将该文件送至三值光学计算机进行处理.这个特殊文件被称为运算-数据文件(简称SZG文件).采用一个多心洋葱图描述了拥有电子处理器和三值光学处理器的异构系统编程平台,该平台能体现SZG文件的重要作用.介绍了SZG文件的起源、发展、SZG文件的格式和生成方法,以及对程序语言的必要扩充.最后通过一个具体示例,介绍使用SZG文件的过程,并在三值光学计算机软件模拟系统中对该示例进行了测试.测试结果表明,所编制的应用程序运行正常,计算结果正确.这种编程技术对建立包含多种类处理器之异构系统的编程环境有很好的借鉴作用.     

基于双DSP的航空发动机参数采集系统设计与实现

航空发动机参数(简称发参)采集系统的主要功能是对发动机主要传感器输出的信号进行调理、采集和处理并输出给显示设备进行显示.研究了数字信号处理器(DSP)在航空发动机参数采集系统中的具体应用,采用TMS320VC33与TMS320C31浮点型数字信号处理器为核心设计了航空发动机参数采集系统,使用模块化设计方法,利用双口RAM实现了一个由两片数字信号处理器构成的航空发动机参数采集系统.     

利用投影时序逻辑的多内核进程调度建模与验证

针对软件测试无法满足多内核处理器上进程调度的验证需要这一问题,提出利用投影时序逻辑(PTL)的定理证明方法来验证进程调度.使用PTL公式建立了支持当前主流进程调度算法的多内核处理器进程调度一般模型S,并将系统期望的性质描述为PTL公式P,在PTL公理系统的基础上,通过证明S蕴含P是否为一个定理来验证系统是否具备该性质.以2内核处理器上的多级反馈队列算法的正确性为案例进行检验,结果表明所提方法可验证多内核处理器进程调度的系统性质,保证多内核进程调度的可靠性.由于多内核处理器的进程调度具备了并发系统的主要特点,因此该方法也适用于一般的并发系统验证.     

基于STM32的嵌入式语音播报系统的设计

一种以STM32为核心的嵌入式语音播报系统,其核心处理器选用ST公司的基于ARM Cortex-M3内核的32位处理器STM32F103C8T6。系统的处理器接收上位机指令,解析得到文本信息,通过科大讯飞的中文语音合成板卡XF-S4240将文本信息转换为语音信息,采用嵌入式操作系统μC/OS-II来实现统一的任务调度和外围设备管理。     

基于双优先级队列的异构分布式控制系统容错调度算法

在对分布式控制系统进行分析的基础上,给出了任务模型和处理器模型.为了调度多种实时性的任务,提出了双优先级队列调度算法,用于调度每个处理器上的任务.该算法设置2个优先级队列,其中高优先级队列用于调度实时任务,低优先级队列用于调度非实时任务,高优先级队列中的任务可抢占低优先级队列中的任务.在此基础上,采用版本复制技术使系统具有容错能力,并分析了任务的容错可调度条件.基于此,采用首次适应的启发式任务分配策略,将任务分配到各个处理器上,在确保任务容错可调度的条件下使处理器负载均衡.仿真结果表明所提出的算法是有效的.     

嵌入式数据库在基于多核处理器的视频监控中的应用

在嵌入式双核处理器(ARM DSP)平台之上,提出基于嵌入式数据库的网络视频监控系统架构.通过移植嵌入式数据库FUEL在TMS320DM6446音视频开发平台,利用其在多线程环境下对共享数据的管理,实现了多核处理器平台的音视频编解码对数据访问的一致性;并基于FUEL实现了嵌入式视频监控系统,使得系统在嵌入式多核处理器架构上更好地管理多线程应用程序之间共享的数据,进而可靠、高效地进行音视频的网络传输.     

脉冲磁场阻垢处理器腔内磁感应强度的分布与计算

研究变频脉冲磁场阻垢处理器腔内磁感应强度的分布问题.由傅里叶变换给出脉冲方波的级数表达式,利用电磁理论中达朗贝尔矢势和标势的概念,并结合毕奥-萨伐尔定律,对变频脉冲磁场阻垢处理器腔内的磁感应强度的产生、分布和变化进行了理论分析和计算.利用Matlab软件对理论分析结果进行了数值模拟,结果显示,模拟值与实际测量值吻合的较好.     

面向按序执行处理器的预执行机制设计空间探索

面向按序执行处理器开展预执行机制的设计空间探索, 并对预执行机制的优化效果随 Cache 容量和访存延时的变化趋势进行了量化分析。实验结果表明, 对于按序执行处理器, 保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能, 前者还能够有效地降低能耗开销。将两者相结合使用, 在平均情况下将基础处理器的性能提升 24. 07% , 而能耗仅增加 4. 93% 。进一步发现, 在 Cache 容量较大的情况下, 预执行仍然能够带来较大幅度的性能提升。并且, 随着访存延时的增加, 预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著。     

S3C2410在ZigBee无线通信中的应用

ZigBee是近年来出现的一种新兴的短距离无线通信技术。在各种无线网络技术中,ZigBee技术具有组网灵活、设备成本低、电池寿命长等优势。文中介绍了ZigBee技术以及一款Samsung公司使用ARM920T处理器内核开发的嵌入式处理器S3C2410的性能,阐述了该系统的硬件和软件平台设计方案,并利用该处理器构建一个嵌入式无线系统,满足目前人们对于低功率、低成本无线通信的要求。     

基于ARM9的嵌入式系统Bootloader设计与实现

介绍了基于ARM9处理器的嵌入式系统在上电启动后应用程序或操作系统运行前,对处理器及其内部功能模块进行启动的过程,并设计出具有良好模块性和可移植性的基于S3C2410嵌入式系统的初始化代码和加载代码的启动程序,测试结果表明该设计具有很好的稳定性和高效性.