一种高效存储多级二维9/7离散小波变换结构

针对JPEG2000图像压缩编码硬件实现中多级离散小波变换模块(DWT)与优化截断嵌入式模块(EBCOT)之间大量小波系数存储带来的缓存问题,提出了一种新型高效存储的多级二维9/7离散小波变换结构。首先,基于9/7小波变换提升算法,设计了可满足并行结构要求的基本处理单元,并在此基础上搭建了二维变换模块;然后采用一种新型的数据扫描方式,通过对图像分块并进行块间组合扫描,大幅降低了DWT模块与EBCOT模块间的小波系数缓存;最后根据数据扫描特点完成了非折叠结构多级二维小波变换模块的构建。仿真实验结果表明,三级9/7离散小波变换结构处理一幅大小为512×512像素的图像,对比已有硬件结构可节约存储资源40%以上。     

一种应用于2D-DWT的减少规整化乘算法

提出了一种应用于基于Lifting的二维离散小波变换(2D-DWT)硬件设计的算法,即减少规整化乘.该算法能够大大减少2D-DWT处理过程中的乘法运算次数,降低系统功耗.给出了应用该算法的新型9/7小波结构,该结构通过适当的配置可以既作为正向变换滤波器又作为反向变换滤波器,既能实现5/3小波又能实现9/7小波.对该结构使用Verilog HDL语言进行RTL级描述,在SMIC 0.18μm工艺下综合得到最高工作频率为150MHz,等效门数是15 500.     

JPEG 2000标准下二维离散小波变换高速VLSI结构设计

提出一种基于JPEG 2000标准下的二维离散小波变换高速VLSI结构,实现了提升离散小波变换.VLSI结构包含2个行滤波器、2个列滤波器和3个存储器模块;每个滤波器包含2个加法器和1个右移位除法器.行和列滤波器并行工作,整个结构的流水线设计方法增加了硬件资源利用率,加快了变换速度.二维离散小波变换结构已经过VHDL行为级仿真验证,并可作为单独的JPEG 2000 IP核应用于各种实时图像/视频芯片中.     

混合基于行和7/5提升格式的小波变换算法

针对传统小波变换算法对内存需求大和计算复杂度高的问题,提出了混合基于行和7/5提升格式的小波变换算法。该算法采用基于行的小波变换,减少图像压缩的存储容量,利用BT7/5滤波器实现提升格式以减小计算复杂度。实验结果表明,该算法具有与JPEG2000相近的压缩效果,比传统的小波变换算法具有更小的内存需求,比其他基于行的提升小波算法具有更低的计算复杂度。     

基于一阶自回归过程的7/5小波滤波器优化算法

提出了一种基于一阶自回归过程的双正交7/5小波滤波器的优化算法.该算法首先由小波提升算法导出7/5小波滤波器簇系数和提升参数关于一个自由提升参数α的一维函数式.其次,以白噪声的一阶自回归过程作为输入图像模型,并采用满足完全重构条件的双通道7/5小波滤波器组进行子带编码,同时计算最大编码增益及其α值.最后,在所确定的α值附近选取一组值,并将每一个α值对应的7/5小波滤波器组的提升算法嵌入到JPEG2000标准的Jasper1.701.0中进行图像压缩实验.实验结果表明:采用优化算法的7/5小波滤波器,其系数和提升参数均为有理数,满足计算复杂度低、便于VLSI硬件实现的要求,特别是当α为0.08时,重构图像可以获得最大的峰值信噪比,此时的7/5小波滤波器为最优滤波器.     

基于非规范二维Haar小波变换WSN数据管理

提出基于非规范二维Haar小波变换的无线传感器网络管理结构,以减少传感器节点间的数据传输量.利用小波变换将数据在不同尺度上分解生成小波系数以进行传输,对小波系数进行重构可还原原始数据.基于非规范二维Haar小波分解算法实现了数据汇聚,基于非规范二维Haar小波逆变换算法实现了数据重构.使用MATLAB仿真表明,基于非规范二维小波变换的数据管理结构能够在保持数据原有特征的同时,大大减少网络的数据传输量.     

一种可重构的离散和连续小波变换结构

提出了一种基于提升算法的连续和离散统一的小波变换算法，给出可重构的计算结构，包括可重构的提升节点阵列和地址发生器．为了验证该结构的正确性，在现场可编程门阵列平台上测试了离散的二维5/3和9／7变换（JPEG2000标准中采用）及连续的二维Hart变换，结果证明该设计具有普遍的兼容性．     

可用于HDTV解码器的基于ROM查找表的IDCT电路大规模集成电路实现

介绍了采用基于ROM查找表的全数字反离散余弦变换(IDCT)电路的算法原理及其并行架构的大规模集成电路实现.首先将二维IDCT转换为两个一维IDCT变换,根据蝶形算法进一步转换为矩阵的乘加运算.通过将连续输入的一个块的奇列或偶列的4个数据进行数据位重排,即将4个数据中相同的位组合在一起,则可用一个ROM查找表实现不同位的乘加运算.避免了硬件上的乘法器开销,具有很高的实现效率并节省硬件资源面积,因此可用于HDTV的实时解码器中,有助于降低电路的功耗.该电路已用于已开发的MPEG-2 MP@HL高清解码芯片,采用0.18μmCMOS工艺成功进行了流片.     

面向 HEVC 的高效插值滤波 VLSI 架构设计

为满足 HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求, 提出了一种 面向 HEVC 的高效率分像素插值滤波 VLSI(Very Large Scale Integration)架构设计。 在 HEVC 标准分像素插值算 法的基础上, 构造高并行度和流水线的插值滤波 VLSI 架构; 利用滤波器系数反转对称性, 设计可复用 8 阶滤 波器结构, 以减少滤波器硬件面积; 在传统的单输入通道插值器的基础上, 设计两路并行的 8 输入插值器, 以 提高数据吞吐量。 实验结果表明, 该设计能在频率为 34. 2 MHz 下完成 1 920伊1 080@ 30 帧/ s 视频解码需求, 同时, 能够满足 3 840伊2 160@60 帧/ s 视频的实时传输。     

二维图像小波分析的滤波器设计

滤波器的设计是实现二维图像小波分析的关键。在研究图像信号特征和一维小波变换理论的基础上，根据图像信号邻近像素的相关性提出了一种准对称边界延拓方法，用一维小波变换实现了二维离散小波变换，同时，在理论上证明了行的反向数据流的离散小波变换也是反向的，离散细节信号除反向外并改变符号的性质，并利用双正交滤波器的对称性建立了一种实现二维离散小波变换的滤波器结构，实现证明此方法有较好的图像重构性和信噪比。