基于微处理器的CRC快速实现

CRC检错码以其优越的检错性能,被广泛应用在控制系统中,用来保证上下位机之间信息的传输可靠性,对实时控制系统而言,其编译码处理速度非常重要.随着计算机和微处理器运算速度的提高,价格昂贵的硬件检错技术正在被软件处理技术所替代,文献中作者通过预置编码查表方式提出了一种CRC编译码的快速实现方法.本文分析了一种基于字节查表和运算结合的CRC编译方法,具有占有存储空间少、实现简单和实时性强等特点,适用于远程数据采集系统和控制系统.……     

16位循环冗余校验码(CRC)的原理和性能分析

CRC是一种数据通信中广泛应用的检错方法,文章从编码的数学原理出发,分析了CRC的编码本质、生成/校验矩阵、最小码重等参数,推导了编码应用中的检错概率、漏检错误概率结论,给出了利用CRC纠正单比特错误的实现算法和仿真性能。     

字节信息流并行CRC-32校验码电路设计与实现

CRC是一种能发现并纠正信息在存储和传输过程中连续出现的多位错误的校验编码.分析CRC码的校验原理及特点,推导相邻字节间的CRC-32校验码的计算方法,利用组合逻辑并行快速计算当前字节的32位CRC校验码,使用Verilog HDL设计编码电路,通过FPGA实现CRC-32编码及检错功能.电路不仅可以计算任意长度的字节信息流的CRC-32校验码,还可嵌入到通信传输系统中快速并行实现CRC-32的编码及检错运算,保证信息正确可靠地传输.     

USB2.0中CRC码的并行算法及硬件实现

基于CRC检错原理，针对USB2．0协议规定的要求，研究了一种通用的CRC16并行算法及硬件实现。该方法适用于不同的CRC生成多项式和不同的并行度，尤其对并行度大于8位的高速系统的CRC计算。与常用的串行算法及查表法相比，该方法使电路的硬件实现比较容易，提高了电路对数据的处理能力，减小了时延，具有现实性及优越性。     

CRC纠错原理及其Matlab仿真

CRC(Cyclical Redundancy Checking)循环冗余校验码是一种重要的线性分组码,通过多项式除法检测错误,是在数据通信和数据压缩中广泛应用的检错校验的循环码。本文讨论了CRC的基本原理,纠错检错方法及其算法分析,最后以(7,3)码为例对CRC实行Matlab仿真。     

循环冗余效验码的软件实现

本文论述了循环冗余效验码(简称CRC)的编码和错误检测方法,给出了可在通信软件中直接使用的高效的C语言CRC编码和检错函数源代码.     

基于循环冗余校验码的卫星导航电文增强纠错方案

为使用错误导航电文改善卫星导航性能,提出一种基于循环冗余校验码的增强纠错方法.使用CRC-24检错编码纠正卫星导航电文中的1 bit错误模式,利用数学分析和计算机搜索方法证明了最小码重和纠正错误能力,基于电文格式和错误比特分布模型分析了增强纠错方案对导航电文的改善,给出了一种低复杂度查表实现. 以GPS CNAV电文数据为实例验证增强纠错方法的性能,结果表明导航接收机使用CRC辅助纠错可以降低导航电文的帧错误率1~2个数量级,增强纠错在不改变信号结构的条件下可改善导航数据可靠性.      

CRC校验的软件实现

数据通信技术是计算机网络技术发展的基础,已经成为现代生活中必不可少的一部分.但通过通信信道传输的数据往往会有差错的产生,而且差错的产生是不可避免的,我们的任务是分析差错产生的原因与差错类型,研究检查是否出现差错及如何纠正差错.循环冗余码(CRC)是目前应用最广的检错纠错编码方法之一.本文介绍了CRC校验的原理及其算法实现.     

电力网通信中快速BCH译码器的设计

在电力网通信自动抄表系统中,根据实际要求的纠错检错能力和帧长,选用了嵌入校验和的本元(63,51)BCH码.嵌入校验和后的BCH码,不仅有(63,51)BCH码的纠错能力,而且还有更大的检错能力,降低了BCH码不可检测的概率.为了降低通信系统成本,要尽量降低用户终端的系统的复杂性,包括系统内存.用双级查表法把伽罗华域内元素的计算转化该元素权的计算,大大地提高了单片机系统计算速度,并且降低系统内存.面向工程应用,在系统中运行MCS-51汇编语言编制的电力网子站和终端两端的纠错程序,运行状况良好.     

用C#实现CRC校验

简要介绍了数据通信中CRC校验的基本原理和常用算法 ,给出了一种用查表法实现多种CRC计算的通用C #源代码 ,并说明了采用查表法计算CRC时某些值得注意的问题。     

数据采集系统中的CRC数据校验算法

在数据采集系统中通常需要加入差错控制码 ,使一个不可靠的通信链路变成一个可靠的链路 ,其中常用检错码来进行差错控制 .文中介绍了CRC校验的基本原理及其查表算法实现 ,并给出了利用VB编程语言实现该算法的程序流程图 ,同时给出了VB语言下相应位操作的实现技巧 .     

并行CRC算法硬件实现研究与VHDL设计

介绍了循环冗余校验码(CRC)的生成算法,在分析讨论了几种常见CRC算法硬件实现的基础上,以VHDL给出了一种简单通用的CRC并行计算实现方法.该方法适用于各种不同的CRC生成多项式和各种不同的信息码宽度(如8位、16位、及32位等),经Altera公司的EDA开发工具软件QuartusII6.0编译、综合、优化、适配和仿真,得相关的时序仿真波形图、RTL图和占用硬件资源报告.分析各种数据报告可知设计意图得到了有效的贯彻.该设计最终还以杭州康芯公司GW48系列的SOPC/EDA实验开发系统所带的Cyclone系列中的EP1C12Q240C8芯片为硬件载体,经下载测试证实了设计的可靠性.     

扩展Hamming码在串行通信中的一种应用

本文介绍一种纠错码－Ｈａｍｍｉｎｇ码在串行数据通讯中的应用，使用扩展Ｈａｍｍｉｎｇ码可以使串行数据通讯系统具有容错和检错能力，能够纠正一位随机错误，并可检出二位错误，本文介绍了编码和检错及纠错译码的软件实现方法。     

CRC辅助PC-polar码的新颖编码算法

针对奇偶校验极化(parity-check polar,PC-polar)码中奇偶校验码检错效率低而导致纠错性能不佳的问题,提出了一种循环冗余校验码辅助PC-polar码的新颖编码算法。用奇偶校验(PC)比特和高汉明权重的冻结比特替换低汉明权重的信息比特来优化极化码的距离谱,并结合5位循环位移寄存器优化PC码的校验函数,再在PC-polar码中加入检错效率较高的循环冗余校验(CRC)码,最后通过控制变量法确定了2种校验码的数量。仿真结果表明,该算法构造的CRC-PC-polar(CRC8,PC6)码在误块率(BLER)为10^-5时,与PC-polar码、CRC-polar码和segmented-CRC-polar码相比分别有0.4dB、0.1dB、0.2dB的净编码增益。由此可知,提出的算法能够改善PC-polar码的纠错性能。     

CRC检错码在CDT远动规约中的研究及实现

CDT通讯规约在我国电力系统的调度系统中应用广泛,但规约本身存在传输效率不高等缺点。本文讨论了CRC的原理,提出一种适用于CDT远动规约的CRC查表算法,并给出了CRC校错码在8051单片机中软件实现的源代码。     

两种在频域编译RS码的方法

本文讨论了利用快速傅立叶变换(FFT)编译RS码的技术,并在此基础之上独立地提出了两种在频域编译RS码的方法.在这两种方法的实现中,译码只需要进行一次傅立叶变换,因而大大加快了译码速度,并减少了运算量.     

基于查表法的CRC检错码在CDT远动规约中的研究及实现

CDT通讯规约在我国电力调度系统中应用广泛，但规约本身存在着传输效率不高等缺点．本文讨论了CRC的原理，提出一种适用于CDT远动规约的CRC查表算法，并给出了CRC校错码在8051单片机中软件实现的源代码．     

USB3.0头包信息中CRC-16的Verilog实现

文章基于CRC检错原理,根据USB3.0协议规定的要求,通过Verilog实现了一种并行的CRC-16的计算方法,设计模块在Quartus中编译和仿真,给出了电路实现结构图、模块的接口信号、信号的物理意义以及部分程序和仿真波形图,并将实验结果与USB3.0规范中给出的数据帧样本进行了比较。结果证明这种方法能完成USB3.0头包信息中CRC-16的计算,满足数据传输准确性和时序要求,并能用于USB3.0控制器包的产生模块和包的检测模块。     

电子实验报告自动批改系统的设计与实现

采用VBA技术把Microsoft Word格式的《C语言》电子实验报告的各个组成部分提取出来,然后使用Shell命令对C语言程序代码进行编译、连接和运行.重点设计了编译检错功能和逻辑检错功能.该系统可将评语快速、准确地反馈给学生,并可自动汇总学生实验报告中出现的问题,达到了预期的目的.     

通用并行CRC计算原理及其硬件实现方法

通用并行CRC算法及其硬件实现方法 ,适用于不同的CRC生成多项式和不同的并行数据长度 ,与目前常用的查表法相比较 ,不需要存放余数表的高速存储器 ,减少了时延 ,并可以通过增加并行数据长度的方法来降低高速数据传送系统的CRC运算时钟频率 .