网格中数据并行流水线的任务指派优化

为了缩短网格中数据并行流水线在吞吐率受限下的延迟,提出了一种优化任务指派的算法.在一个流水线中,每个任务都可以是一个数据并行程序.当多个任务被指派到同一个并行系统时,假设每个任务排他地使用一组处理机.根据优化目的,优化过程可分成连续的两个阶段,即提高吞吐率和缩短吞吐率受限下的延迟.对不同的优化阶段,用不同的启发式算法确定一个并行系统中每个任务的处理机数.改派任一任务都会使流水线的性能发生变化,性能提高的幅度被称为任务优先级.通过重复改派优先级最高的任务,流水线的性能可迅速提高,这在仿真实验中已得到了证实.     

多源物化视图更新的一种流水线并行算法

如何对于定义在多个数据源上的物化视图进行有效更新一直是人们研究的热点，为此提出了许多可行的算法，但是针对并行环境下这方面的讨论很少见，流水线技术是并行处理中一项非常重要的并行技术，本文给出一种多CPU环境下采用流水线思想进行视图更新的算法及相应的性能分析。     

基于FPGA的流水线技术设计与实现

本文以一个16阶FIR滤波器设计为例,讨论了在FPGA中设计流水线加法器、乘法器及FIR滤波器的设计方法,并对性能进行比较,说明了流水线设计方法能较好地提高运算速度。     

光纤磁盘阵列中的流水线技术

根据流水线技术，将光纤通道适配器的数据传输阶段与SCSI适配器的I／O任务执行阶段按流水线技术并行执行，能充分减少系统总的处理时间，提高系统总的数据传输速度．以FC—RAID3000为例，分析了磁盘阵列中I／O流水线技术的适用性与基本原理，介绍了通过设置多进程来并行处理光纤卡和SCSI适配器的数据传输过程，对实现流水线前后的性能进行了测试和比较．经测试发现，阵列系统最大数据传输率与未采用流水线技术的系统相比提高了1倍．     

基于异步替换的异步流水线设计

本文提出了异步替换的概念,即将同步流水线的控制通路和数据通路分离,然后将控制部分用异步结构实现,替换同步控制结构,以完成异步流水线的设计。本文首先提出并证明了基于寄存器的异步流水线结构能够获得与同步流水线相似的性能。一个用于异步替换的设计流程被提出,并被用于一款16位DSP的设计。结果显示,与同步结构相比约20％的性能获得了提升,这证明了异步替换的可行性。利用异步替换,可以充分利用同步流水线的丰富资源方便地设计异步流水线。     

提高计算机系统性能的若干技术

随着现代计算机技术的迅猛发展,如何提高计算机系统的性能变得十分重要,而提高计算机系统性能的方法有多种.本文讨论了目前计算机主要采用的技术方法,如多级存储体系技术、中断技术、总线控制技术以及指令重迭和流水线控制技术.     

基于CMOS工艺流水线型模数转换器采样保持电路设计

采样保持电路作为流水线模数转换器中的重要单元一直是高速高分辨率模数转换器研究设计者十分关注的内容.文章介绍了基于CMOS 0.6μm工艺的流水线模数转换器前端采样保持电路以及运放电路的设计仿真.该电路采用电容下极板采样、折叠式共源共栅技术,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了采样电路的线性度,节省了芯片面积,降低了功耗.     

NAND Flash流水线管理技术研究

NAND Flash在消费电子和PC领域应用相当广泛,随着ONFI标准的提出,部分闪存支持DDR读写方式,总线速率大大提高,闪存的存储管理技术显得尤为重要。本文基于NAND Flash存储管理硬件平台,针对流水线技术进行研究。主要研究流水线的数据通路和指令通路的构建方式以及指令控制方式。根据NAND Flash不同指令的特点,建立智能流水线指令控制器,最后测试和分析了流水线管理器的性能。     

五级流水线 RISC-V 处理器软硬件协同仿真验证

针对国内 RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问 题, 将开源 3 级流水线 RISC-V 处理器 VScale 扩展为 5 级流水线处理器。 在对比 3 级流水线和 5 级流水线的差 异的基础上, 为 5 级流水线设计了冒险检测以及旁路单元, 解决了 5 级流水线的数据相关问题, 并为该处理器 编写外设(LCD1602、 UART)控制器, 最终在 FPGA(Field-Programmable Gate Array)开发板上实现了软硬件协同 仿真。 仿真结果表明, 扩展后的处理器运行正常, 且速度比扩展前的处理器快约 30%。     

流水线处理器中cache模块的设计

流水线结构能大幅提高指令执行速度,但是由于主存读取速度过慢,系统性能的提升仍然受到限制。现实现的Cache设计,是流水线与主存间的高速缓冲器,它能有效地解决访存的瓶颈问题,使流水线功能得到充分发挥。文章首先分析流水线的结构特点,确定Cache的结构功能,在此基础上提出一个组相联映射Cache的设计。分析Cache实现读写操作的具体控制过程,并给出LRU(least recently used)替换算法的实现。最后通过介绍猝发取指操作着重讨论了Cache与流水线间的配合机制。     

THCAS:内容存储系统及其性能优化

为实现开源的基于内容存储系统及性能优化,以应对固定内容数据存储的急速增长而带来的对这种存储系统结构的广泛需求,该文设计并实现了清华大学的基于内容存储(THCAS)系统,并对系统性能进行了分析和评价,在此基础上,提出了多线程Hash和存储流水线2种基于内容存储的优化方法。在正常操作系统I/O Buffer和去掉异步I/O 2种情况下,将优化后的系统与原系统的写数据吞吐率和CPU使用率进行测试比较,优化后系统在2种情况下均提升了原系统的写数据性能,多线程Hash提高了150%,而存储流水线提高了25%。     

基于内容存储系统及其性能优化

为实现开源的基于内容存储系统及性能优化,以应对固定内容数据存储的急速增长而带来的对这种存储系统结构的广泛需求,本文设计并实现了清华大学的基于内容存储(THCAS)系统,并对系统性能进行了分析和评价,在此基础上,提出了多线程Hash和存储流水线2种基于内容存储的优化方法。在正常操作系统I/OBuffer和去掉异步I/O2种情况下,将优化后的系统与原系统的写数据吞吐率和CPU使用率进行测试比较,优化后系统在2种情况下均提升了原系统的写数据性能,多线程Hash提高了150%,而存储流水线提高了25%。     

应用于高性能流水线ADC运算放大器设计

随着电子技术迅猛发展,对模数转换器(ADC)在通信、图像处理等领域中的信号处理速度、精度的要求不断提升。流水线ADC作为高精度,高运行速度的模数处理模块,是影响流水线速度和精度的最关键因素。本文分析了3种传统的运放(套筒式、折叠式以及密勒补偿式运放)的基本性能,并对这3种运放做了设计和仿真结果比较;分析对单端运放和全差分运放的性能区别,在设计和仿真结果上进行对比分析;设计应用于流水线ADC的运放,即能满足性能(8 m A,90db,900 M,60o)要求的增益自举运放。     

转移预测技术在高性能微处理器设计中的应用

在现代高性能处理器的设计中,需要采取各种技术来提高指令吞吐率以提高性能.首先简要介绍了流水线以及常见的指令转移预测技术,比较了各种不同的技术的优缺点和适用范围,最后对转移预测技术的发展作了展望.     

收录机装配流水线的工作研究

本文以收录机装配流水线工作研究为例，讨论了工作研究在流水线上应用的步 骤和方法。在基本不增加投资情况下，通过工作研究使流水线效率从４２．７ ％提高到 　８３．７８％，日产量由原来的１０２台提高到２０４台。本方法可以在其他流水线上普遍推 广应用。     

微型计算机辅助服装缝纫流水线优化设计

本文以分支界限法为基础,探讨了服装缝纫流水线最优设计的数学模型,提出了评价流水线设计方案的主要因素及其评价值,并且实现用微机进行辅助设计。通过对实例缝纫工序的优化组织,表明用本文提出的方案进行服装缝纫流水线设计,不仅省工省时,而且可提高流水线的编制效率。     

流水线与几种模数(A/D)转换技术的比较

流水线模数转换技术是近年来发展起来的较为先进的技术 ,本文对几种最为常用的模数 (A/ D)转换技术及其特点加以比较 ,着重介绍流水线技术 ;阐述其工作原理、性能特点及其优点 ,以助于读者更好地选择适合自己设计的模数 (A/ D)转换器     

基于流水线装配生产率问题的Spreadsheet仿真模型

在流水线生产中,由于两工序间存储空间有限,前序工人与后续工人之间相互影响.为了研究流水线中存储空间对生产率的影响,提高流水线工人生产率,本文利用Spreadsheet建立仿真模型,通过仿真模拟,研究分析流水线生产中两工序之间没有存储空间时及增加存储空间后对生产效率的影响.为解决流水线装配问题提供一种新的方法.     

利用年龄编码的Bloom过滤算法降低Load-Store队列功耗

考虑Load-Store顺序违例和多线程及多处理器中的Load-Load顺序违例,对基于计数器的Bloom过滤算法进行改进,采用指令年龄编码消除过滤算法引起的错误判定,在不对流水线时序和性能产生影响的情况下,将过滤比率提高了5%以上。     

基于VerilogHDL的流水线的设计方法及应用

采用流水线式方法设计通讯系统，可提高系统的工作速度。通过实例给出了流水线式设计方法的应用方法，验证了该方法是可行的。