WCDMA直放站应用的线性化功率放大器

采用一种应用三阶交调信号发生器产生的交调信号反相对消掉功率放大器自身的交调分量改善功率放大器的线性度的射频预失真方法,设计和实现了应用于WCDMA直放站的预失真线性化功率放大器.实测结果表明,在2.11～2.17 GHz频带内,功率放大器在输入1MHz间隔的双音频信号条件下,输出功率42dBm,增益56dB,三阶交调失真比达到-70dBc,三阶交调改善量大于25dB.功放输入-14dBm的双载波WCDMA信号时,输出功率达到42dBm,相邻信道功率比(ACPR)达到-50dBc,改善量达到9dB.     

千兆以太网物理层时钟产生/倍频单片集成电路设计

给出了一个基于TSMC 0.18 μm CMOS工艺设计的千兆以太网物理层时钟产生/倍频单片集成电路.芯片采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块,总面积为1.1 mm×0.8 mm.采用1.8 V单电源供电,测得在负载为50 Ω时电路的输出功率大于5 dBm.芯片在PCB板上键合实现锁相环路的闭环测试,测得锁定范围为130 MHz;当环路锁定在1 GHz时,振荡器输出信号的占空比为50.4%,rms抖动为5.4 ps,单边带相位噪声为-124 dBc/Hz@10 MHz.该电路适当调整可应用于千兆以太网IEEE802.3规范 1000BASE-X的物理层发信机设计.     

基于极性发射机的两点调制锁相环的设计

采用0.11μm 1P6M CMOS工艺设计与研究了一款适用于蓝牙极性调制发射机的两点调制锁相环.为了校正锁相环中两个相位调制路径的环路增益,降低采用该锁相环的发射机的频移键控误差,提出了一种新型的增益校正方法,并基于该方法设计了低相位噪声、低锁定时间的两点调制锁相环电路.芯片的测试结果表明,当压控振荡器震荡在4.8 GHz时,该锁相环在偏离4.8 GHz 10 kHz、1 MHz和3 MHz时的相位噪声依次为-83、-108和-114 dBc/Hz,采用该锁相环的极性调制发射机发射0 dBm信号时频移键控误差为2.97%,该锁相环的芯片面积为0.32 mm~2,整体性能满足蓝牙射频芯片测试规范要求.     

10 GHz低相噪扩频时钟发生器的设计与实现

基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频时钟达到5 000×10~(-6).测试结果表明:时钟发生器的中心工作频率为10GHz,扩频模式下峰值降落达到16.46dB;在1 MHz频偏处的相位噪声为-106.93dBc/Hz.芯片面积为0.7mm×0.7mm,采用1.2V的电源供电,核心电路功耗为17.4mW.     

一种基于电磁带隙谐振结构的K波段压控振荡器

报道一种工作在K 波段的压控振荡器的设计和性能。该压控振荡器采用基于pHEMT 工艺的有源器件, 用紧凑的边缘通孔电磁带隙谐振结构替代传统的谐振电路, 实现压控振荡器的小型化。测试结果表明, 该电路工作频段为 22.9~25.6 GHz, 在 23.6 GHz的最大输出功率为 10.4 dBm, 且在24~25.6 GHz 频段的输出功率平坦度小于 1 dB。在偏离载频 1 MHz处测得的压控振荡器相位噪声约为?95 dBc/Hz。整体电路面积为 17 mm×7.5 mm。     

1.8 GHz～2.4 GHz的宽带压控振荡器设计

利用微波晶体管的负阻特性,设计出可调范围为1.77 GHz-2.52 GHz的宽带可调压控振荡器（VCO）.通过引入高频衰减电路,改善了VCO在其频带内输出功率的平坦性,并用Ansoft Designer SV软件仿真了VCO的特性.结果表明,带内输出功率稳定在9.96 dBm-10.08 dBm,相位噪声在1.8 GHz和2.4 GHz分别为-113.3 dBc/Hz/600 kHz、-114.9 dBc/Hz/600 kHz.     

一种基于电磁带隙谐振结构的K波段压控振荡器(英文)

报道一种工作在K波段的压控振荡器的设计和性能。该压控振荡器采用基于pHEMT工艺的有源器件,用紧凑的边缘通孔电磁带隙谐振结构替代传统的谐振电路,实现压控振荡器的小型化。测试结果表明,该电路工作频段为22.9~25.6 GHz,在23.6 GHz的最大输出功率为10.4 dBm,且在24~25.6 GHz频段的输出功率平坦度小于1 dB。在偏离载频1 MHz处测得的压控振荡器相位噪声约为95 dBc/Hz。整体电路面积为17 mm×7.5 mm。     

高功率太赫兹基波压控振荡器设计

基于55 nm CMOS工艺提出了一款具有高输出功率的太赫兹基波压控振荡器(Voltage-Controlled Oscillator,VCO).设计采用堆叠结构来克服单个晶体管供电电压受限导致输出摆幅较低的问题来有效提高了输出功率.依据单边化技术在核心晶体管的栅漏之间嵌入自馈线来调整栅漏之间的相移和增益以最大化晶体管在期望频率下的可用增益,从而提高晶体管的功率输出潜力.提取版图寄生后的仿真结果表明:在2.4 V供电电压下,VCO的输出频率范围为200.5 GHz～204.4 GHz,电路峰值输出功率为3.25 dBm,在1 MHz的频偏处最优相位噪声为-98.7 dBc/Hz,最大效率为8.1％.包括焊盘在内的版图面积仅为0.18 mm2.此次工作实现了高输出功率并具有紧凑的面积,为高功率太赫兹频率基波VCO设计提供了一种设计思路.     

用于射频接收机的三阶多级Σ-△调制小数分频频率合成器的实现

基于TSMC 0.18 μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器. 设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗. 仿真结果表明,该频率合成器可以在900 MHz～1.4 GHz的频率范围内产生间隔为25 kHz的输出信号. 在1.2 GHz输出时,偏离载波频率1 MHz处的相位噪声可以达到-106 dBc/Hz, 锁定时间小于10 μs.      

基于SiGe BiCMOS的全集成射频功率放大器设计

提出了一种基于SiGe BiCMOS工艺的适用于移动设备的紧凑全集成功率放大器.设计采用cascode驱动级与共发射极功率级级联以提高放大器的功率增益,片上集成CMOS电源以提供偏置电流,采用分布式的镇流电阻和具有热负反馈效果的偏置电路补偿结温以防止放大器在高温工作时失效,并且采用一种紧凑的电路级的热耦合模型对所提出的热稳定措施进行仿真验证.后仿结果表明：PA在3.3 V供电下、2.4~2.5 GHz的工作范围内输出增益为32.5 dB,S11&S22<-10 dB,1 dB压缩点处的输出功率为25.4 dBm,在25 ℃的环境温度下最高结温小于65 ℃（饱和）.芯片面积仅为1.25×0.76 mm2.测试结果表明：在-45~85 ℃的工作环境下,可以在增益要求为26.5~32.9 dB的应用中正常工作.1 dB压缩点处的输出功率为24.3 dBm.采用 20 MHz 64-QAM OFDM信号测试,DEVM达到-30 dB的输出功率为18.1 dBm.