基于多重反馈环路技术的0.8～5.2GHz CMOS宽带LNA设计

在传统共栅放大器结构基础上,基于0.18μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2GHz宽带低噪声放大器(LNA).该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化.后版图仿真结果显示,在0.8~5.2GHz频段内,该宽带LNA的功率增益范围为12.0~14.5dB,输入反射系数S_(11)为-8.0~-17.6dB,输出反射系数S_(22)为-10.0~-32.4dB,反向传输系数S12小于-45.6dB,噪声系数NF为3.7~4.1dB.在3GHz时的输入三阶交调点IIP3为-4.0dBm.芯片在1.5V电源电压下,消耗的功率仅为9.0mW,芯片总面积为0.7mm×0.8mm.     

作为世界文学研究的美国华裔英语文学批评

在传统共栅放大器结构基础上,基于0.18 μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2 GHz宽带低噪声放大器(LNA). 该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化. 后版图仿真结果显示,在0.8~5.2 GHz频段内,该宽带LNA的功率增益范围为12.0~14.5 dB,输入反射系数S11为-8.0~-17.6 dB,输出反射系数S22为-10.0~-32.4 dB,反向传输系数S12小于-45.6 dB,噪声系数NF为3.7~4.1 dB. 在3 GHz时的输入三阶交调点IIP3为-4.0 dBm. 芯片在1.5 V电源电压下,消耗的功率仅为9.0 mW,芯片总面积为0.7 mm×0.8 mm.     

基于电流复用与有源电感的UWB LNA

设计了一款超宽带低噪声放大器(UWB LNA).采用Cascode-共基极电流复用结构,直流通路时能有效降低功耗,交流通路时增加了电路的增益,并且保持了Cascode结构高反向隔离性的优点.采用有源电感替代输出级的螺旋电感,减小了芯片面积,并且通过改变有源电感等效电感值的大小,实现UWB LNA增益的调节功能.基于Jazz 0.35μm SiGe BiCMOS工艺,利用射频/微波集成电路仿真工具ADS对该UWB LNA进行了验证.结果表明:在3.1~10.6GHz频段内,增益大于14.1dB,噪声系数小于4.0dB,输入与输出反射系数均小于-10dB,频率为7GHz时输入三阶交调点为-11dBm,功耗为19.75mW.     

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.     

5.8GHz CMOS全集成低噪声放大器设计

针对目前在LNA设计中存在需要在任意给定的功耗条件下噪声和输入阻抗同步匹配的问题,本文采用TSMC0.18μm RF工艺,通过利用共源共栅结构和功耗受限下噪声和阻抗同步匹配技术(PCSNIM),提出了一个可支持IEEE802.11a无线局域网(WLAN)标准的5.8GHz CMOS低噪声放大器,在中心频率处所提出的低噪放大器的噪声系数(NF)只有0.972dB。仿真结果表明:在1.8V供电电压下LNA的功耗为6.4mW,增益可达17.04dB,输入1dB压缩点(P1dB)约为-21.22dBm,同时具有良好的输入输出匹配特性。     

基于ZigBee接收机的2．4 GHz CMOS LNA的设计

采用SMIC0.18μm RF-CMOS工艺,设计了一种符合IEEE802.15.4标准,应用于ZigBee射频接收机前端的2.4 GHz低噪声放大器(LNA),详述了该优化电路结构的设计原理,并给出了仿真结果.仿真结果表明,该LNA在5 mW的较低功耗下,可实现较低的噪声系数(NF=2.9 dB),较大的增益(11.3 dB)和良好的非线性度(IIP3=1.75 dBm),完全满足ZigBee应用的要求.     

2.8～8.5 GHz全集成高增益低功耗超宽带低噪声放大器设计

为了在不增加功耗的前提下提高低噪声放大器的增益,本文通过引入电流复用技术,并将偏置管兼作放大管,设计出一款全集成高增益低功耗超宽带低噪声放大器。采用TSMC公司的0.18μm CMOS工艺和Cadence软件对本低噪声放大器电路进行前仿真和后仿真。仿真结果表明,在1.5V的电压供电下,整个电路的功耗(power consumption,PD)为11.7mW,在2.8~8.5GHz的频段内,噪声系数(noise figure,NF)为3.05~4.1dB,正向增益(S21)为18.2~19.9dB,输入回波损耗(S11)、输出回波损耗(S22)均小于-10dB,群延迟为130~320ps,在6GHz处,三阶交调点IIP3为-12.16dBm,达到了设计目标。该低噪声放大器具有高增益低功耗的特点,可用于对增益和功耗要求都较高的接收机中。     

2.4 GHz CMOS双平衡混频器的设计

该文设计了工作在2.4GHz基于Gilbert单元为核心的CMOS有源双平衡混频器.为提高变频增益增加了分流源单元.该混频器RF、LO和IF分别为2.40GHz、2.41 GHz和10 MHz.经仿真在2.5 V电压下,取得变频增益(Gc)为11.095dB、噪声系数(NF)为8.836dB、1dB压缩点(P1dB)为-13.6 dBm、三阶输入截止点(ⅡP3)为-3.72 dBm、功耗为13.5 mW的较好结果.该混频器采用TSMC 0.25μm CMOS工艺实现,版图面积(包括pads)为1 mm×1 mm.     

0.1-1.2GHz宽带巴伦低噪声放大器设计

提出了一种可用于0.1-1.2 GHz射频接收机前端的宽带巴伦低噪声放大器(Balun-LNA).采用噪声抵消技术,输入匹配网络的沟道热噪声和闪烁噪声在输出端被抵消,在宽带内可同时实现良好的输入匹配和低噪声性能.通过分别在输入匹配级内增加共源放大器,在噪声抵消级内增加共源共栅放大器实现单端转差分功能.电路采用电流复用技术降低系统功耗.设计基于TSMC 0.18 μm CMOS工艺,LNA的最大增益达到13.5dB,噪声系数为3.2-4.1 dB,输入回波损耗低于-15 dB.在700 MHz处输入1 dB压缩点为-8 dBm,在1.8 V供电电压下电路的直流功耗为24 mW,芯片面积为0.062 5 mm 2 .     

2．4GHzCMOS双平衡混频器的设计与仿真

设计了工作在2.4GHz基于Gilbert单元为核心的CMOS有源双平衡混频器.为改善系统噪声性能,在混频器中变频增益增加了分流源单元和耦合电感单元.混频器RF、LO和IF频率分别为2.4 GHz、2.402 GHz和2 MHz.采用SMICO.18μm CMOS工艺进行仿真,在1.8 V电源电压下,混频器转换增益为23dB、噪声系数为8.58 dB、三阶输入截止点为-7.8 dBm、功耗为9.54 mw.     

具有平坦增益的3.1~10.6 GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.     

Zigbee接收机内嵌CMOS程控增益放大器设计

针对低中频结构Zigbee接收机,设计一个CMOS程控增益放大器,在低功耗下实现了宽dB线性动态范围和高线性度。程控增益放大器提供70dB数字控制的线性动态范围,增益步长为2dB,增益误差≤±1dB,工作带宽1MHz～3MHz,最大增益时IIP3为1.86dBm,功耗3.14mW。采用SMIC 0.18 CMOS工艺,供电电压1.8V。     

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求，基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier，LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡，在Cascode结构输入和输出间并联反馈电容，实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入 1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求，LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5 GHz内，整个接收芯片增益为14.6 ~15.2 dB，S11、S22<-9.8 dB，NF<2.1 dB，2.45 GHz输入1 dB压缩点为-2.7 dBm，输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性，所设计的LNA展现出了较好的线性度表现.     

基于低电压高线性度的变频混频器设计

采用LC-tank折叠结构设计了一种低电压高线性度的混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电压高功耗问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折中设计难题.基于TSMC 0.25 μm工艺,Agilent公司的ADS软件对所设计混频器电路进行了仿真.其仿真结果表明：工作电压1.0 V,RF频率2.5 GHz,本振频率2.25 GHz,中频频率250 MHz,转换增益1.080 dB,三阶交调点25.441 dBm,单边带噪声系数4.683 dB,双边带噪声系数8.387 dB,功耗7.088 mW.     

宽带低附加相移可变增益放大器

基于130 nm BiCMOS(Bipolar Complementary Metal Oxide Semiconductor)工艺提出一款超宽带低附加相移可变增益放大器.该设计采用可变增益放大器和开关衰减器的组合结构,其中可变增益放大器在宽带、高效率的反馈式放大器的基础上通过改变偏置实现增益控制,而开关衰减器的应用在拓宽增益控制范围的同时减小了偏置变化范围,从而减小了不同增益状态下的附加相移.提取版图寄生参数后的仿真结果表明：在1.6 V供电电压下,该可变增益放大器在3.5～11 GHz范围内增益平坦度小于±0.75 dB,增益控制范围为-22～10 dB,增益步进值为0.5 dB,噪声系数小于6.5dB,不同增益状态下的附加相移小于±5°,电路输出1 dB压缩点大于12 dBm,动态功耗小于155 mW.该可变增益放大器拓扑在满足项目需求的同时为减小可变增益放大器的附加相移提供了一种思路.     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

直接变频超宽带接收机中的低压折叠开关混频器

提出了一种新型的应用于直接变频超宽带接收机中的低压折叠开关混频器.给出了混频器电路拓扑结构,输入宽带匹配网络采用并联电阻的形式,跨导级采用电流复用技术的CMOS反相器,跨导级和开关级通过电容交流耦合,用LC谐振网络替代传统电流源.分析了改善混频器线性度、增益和噪声性能的方法.使用中芯国际0.13 μm CMOS工艺制造芯片,测试结果表明,在电源电压为1 V,功耗为5.1 mW时,得到了非常好的线性度,输入三阶互调截点(IIP3)为10.20 dB(mW量级),同时功率增益为-4.2 dB,单边带噪声系数为12.8 dB.     

0.25 μm CMOS蓝牙射频接收机前端

采用TSMC 0.25 μm CMOS工艺，设计了一种2.4 GHz CMOS低中频结构的蓝牙射频接收机前端.整个接收机前端包含全差分低噪声放大器、混频器以及产生正交信号的多相滤波器.叙述了主要设计过程并给出了优化仿真结果.采用Cadence SpectreRF进行仿真，获得了如下结果：在2.5 V工作电压下，中频输出增益为21 dB，噪声系数为7 dB，输入P 1 dB为-21.3 dBm，IIP3为-9.78 dBm，接收机前端总的电流消耗为16.1 mA.     

用于GNSS的高增益宽带低噪声放大器

基于UMC 0.18 μm CMOS 工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA). 其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能. 此外,采用共源共栅结构提高电路的反向隔离度. 仿真结果表明,在电源电压为1.8 V 的条件下,低噪声放大器的-3 dB 带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz 内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB 和-40 dB. 芯片核心面积为740 μm×445 μm.     

超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.