基于FPGA的异步FIFO设计与实现

随着现代数字电路系统密度和规模的不断扩大,一个系统中通常会包含多个时钟,因此不同时钟之间的数据传输成为亟待解决的问题.而一种可靠易行的解决方案就是异步FIFO.异步FIFO需要非常严格的多时钟技术,难以作出正确的设计合成和分析.本文提出了一种利用格雷码作为读写地址计数器的异步FIFO的设计方法,有效的避免了数据在不同时钟时间传输时遇到的亚稳态问题.并给出了综合仿真结果.     

SOC设计中多bits数据跨时钟域的解决方法

在SOC(System On Chip)设计中,随着数字系统复杂性的提高,系统芯片中集成了越来越多的模块,这些模块通常工作在不同的时钟频率下.各控制器或者模块之间进行数据访问时,需要在将多bits数据同步到不同的时钟下.从跨时钟域时异步信号带来的亚稳态问题及其造成的影响,提出了包括握手信号和FIFO等针对不同的异步信号传输进行不同的跨时钟设计.     

基于低功耗SoC的微型图像采集系统设计

针对低成本和低功耗的物联网SoC芯片发展要求,基于SMIC 55 nm CMOS工艺,以低功耗开源处理器RI5CY的SoC芯片为平台,结合片内含有DSP与A/D转换功能的低电压CMOS图像传感器OV7725,设计并实现了一款基于开源RISC_V指令集架构SoC芯片的图像采集控制系统.文中介绍了图像采集控制系统的结构,并详细阐述基于AHB总线的图像采集控制器的设计.控制器采用一种改进的异步FIFO来实现不同时钟域的同步设计,具有小面积和低功耗的特点.通过Modelsim仿真、DC综合以及FPGA验证,结果表明:该系统实现了视频图像数据的采集和传输,操作流程简单,易于软件调试,支持应用最高带宽可达37 MB/s. SoC芯片系统的时钟主频为200 MHz,芯片总面积为3 250×3 648μm2,总功耗仅为24.419 mW.     

FPGA内部时钟系统间的FIFO数据接口

在现场可编程逻辑芯片的设计过程中，不同模块之间的数据接口，尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键．用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，即向接口FIFO模块中写入数据或从FIFO模块中读出数据．用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口，使设计变得非常简单和容易．所用的FIFO接口是XILINX公司提供的IP核，经过充分测试和优化，系统运行稳定，占用的FPGA内部资源也非常少。     

异步时钟域信号同步的实现

随着数字电子系统设计的快速发展,FPGA(现场可编程门阵列)在一些实际应用系统中通常包含有多个不同时钟,而系统功能实现的前提就是要完成数据在多个不同的时钟域之间进行传输,通常会产生亚稳态危害,为了较小亚稳态风险,本文分析了在跨时钟域时系统可能出现的亚稳态问题,提出了在FPGA工程设计中实现不同时钟域间的数据同步方法,对异步FIFO缓存法做了重点介绍.读写地址指针均采用了格雷码的形式,格雷码的特点是的相邻元之间每一次只有一位数据发生变化,所以系统的亚稳态风险会减小,通过Modelsim软件的仿真,验证了异步FIFO的应用可以有效的解决数据的跨时钟域传输问题.     

一种光纤通信数据传输及误码率测试方法

针对大数据量的实时、长距离、准确传输的要求,基于光纤通信、FPGA技术和Aurora协议设计了一种数据高速串行传输方案,采用格雷码计数的异步先入先出(FIFO)缓存模块和可扩展的Aurora协议标准,实现了高速数据传输和误码率的测试。仿真实验测试结果表明,采用基于Aurora协议的光纤数据传输方式,可保证光纤通信中高速数据传输信道的稳定性和时钟的同步性,实现低误码率、高可靠性的数据传输。     

IEEE 1394事务层接口的设计与实现

本文设计的IEEE 1394事物层接口连接了PLB（Processor Local Bus）总线和1394链路层模块,主要实现1394事物层模块数据的发送和接收.首先对事物层接口进行系统结构设计,然后对PLB从接口、FIFO接口和主机访问寄存器接口这3个子模块分别进行逻辑设计,最后采用硬件描述语言对设计进行可综合描述,并使用软件QuestaSim进行仿真验证.该设计使事务层能够跨时钟域同链路层进行数据包的传输,并进行有效的数据位宽转换,提高传输效率.经过仿真验证,结果满足设计要求,表明IEEE 1394事物层接口能够正常发送和接收等时及异步数据包.     

任意深度的异步FIFO设计

异步FIFO用来存储、缓冲在两个异步时钟之间的数据传输．由于异步FIFO一般采用的是Gray码设计，这就要求所设计的FIFO深度是必须是2^n-1．在大多数情况下，实际需要的深度不会巧合是2^n-1，这样的设计要求增大了芯片面积和功耗．通过构造一种单步循环码实现了异步FIFO的设计思路，使它的设计深度不再拘泥于特定值，...     

基于DM642的视频监控系统的实现

DM642是TI公司推出的一款高性价比、面向多媒体应用的定点DSP,数据处理能力极强,适合做大运算量的图像处理算法,具有丰富的片内外设,电路硬件设计简洁方便.给出了基于DM642的视频监控系统的总体框图,系统设计以DM642为核心,包括视频采集模块、存储模块、网络传输模块、电源模块和时钟模块等.分析了各个模块的功能、相互关系以及视频采集模块和网络传输模块的硬件实现.介绍了TMS320DSP算法的参考框架RF5,分析了视频信号的数据流程以及基于RF5结构设计的数据输入、处理和传输三个任务线程,在单板上实现了视频信号采集、处理及网络传输的功能.试验结果表明该系统灵活性高、运行稳定,有一定的实际应用价值.     

鱼眼图像实时预处理系统的FPGA实现

本文设计了一种具有流水线结构的实时图像预处理系统,该系统以FPGA为处理器,实现了图像滤波、色彩插值与白平衡等图像预处理算法;针对算法中构造的窗口模板存在数据不完整的问题,本文采用镜相优化的方法输出完整的3x3矩阵.在整体系统的设计中,引入时间流水和数据流水的思想,通过采用异步时钟FIFO构造流水线的方法,克服了各算法模块间因级联所产生的时序问题,保证了图像数据传输的稳定性和系统的实时性.通过调试和验证,本文设计的图像处理系统能够较好地完成图像的预处理.     

低功耗全流水线JPEG-LS无损图像编码器的VLSI设计

针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。这些模块以全流水线结构组织运算,能够达到实时图像处理的目的。4时钟域交叉并存,并包含专用时钟控制器的时钟管理机制,既保证瓶颈运算的进行,又能及时关断空闲模块的时钟,该措施使平均功耗降低了15.7%。该文提出的JPEG-LS编码器具有低功耗、高速图像处理的特征,已被应用于无线内窥镜系统。     

用于视频图像数据的ATA接口硬盘存储卡的设计

给出一种视频图像数据ATA接口硬盘存储卡的设计方案,系统采用模块化设计,由图像数据缓冲模块、ATA逻辑模块、ATA接口模块、主机通信模块四部分组成。图像数据缓冲模块选用CPLD加外部FIFO的组合方式来完成,使得系统与不同的外部设备配合工作时,只需要修改CPLD的程序,提高了存储卡的可靠性和可维护性;ATA逻辑模块以及ATA接口模块的功能通过FPGA实现;主机通信模块由AVR芯片配合TUSB6250芯片来共同完成,保证了存储卡具有功耗低、内部短路电路保护等优点。本文所提存储卡方案具有更低的成本,更好地兼容性,易于扩展等优势,尤其适用于视频海量数据的存储。     

海洋监测浮标上的3G无线视频监控系统设计

设计了一种应用在无人值守的大型海洋资料浮标上的3G无线视频传输系统。系统采用值班电路对无线视频传输模块进行功耗控制,降低了系统的功耗。同时,对普通摄像头进行了防水工艺设计,可以有效耐受海上恶劣的使用环境。该系统已经在海上业务运行的浮标上安装应用,近两年的视频数据表明,监控效果良好,可有效地发现涉及浮标安全和海洋污染等问题。     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.     

无线遥控自动立木整枝机机载控制系统设计

 自动立木整枝机是人工林整枝抚育的重要设备,用于替代人工完成对树木的修剪和整枝工作。本文以自动立木整枝机为控制对象,设计了由复杂可编程逻辑器件和无线数据传输模块构成的无线遥控接收系统,通过接收模块接收控制命令、控制输出脉冲宽度调制信号驱动两路舵机,确保整枝机工作在所需的状态。本设计中所使用的复杂可编程逻辑器件芯片为Altera公司的零功耗芯片EPM240ZM100,电路结构简单,功耗低,经实测,整个控制系统的正常工作电流仅为50mA,可靠遥控距离为45m。     

基于LoRa的低功耗温度采集传感器系统设计

针对工业高炉冷却水温监测长期运行、维护成本高问题,设计一种基于LoRa(Long Range)的远距离低功耗无线传感器网络系统;系统搭建基于LoRa通信水温采集终端的模块能耗计算模型,通过对计算模型分析,提出了一种基于LoRa协议层的时钟同步协议和时分多址联合优化的无线通信策略;该策略利用LoRa通信技术完成信息交互,实现网关与终端节点的高精度时钟同步;网关完成可对无线资源调度,动态分配终端节点的时隙资源,以实现数据周期性上传,降低数据传输碰撞的概率,并优化无线资源的使用效率;实验表明,该通信策略与ALOHA通信协议相比,显著提高了通信的投递率和能源效率,进一步提高了LoRa在网络中的性能,所提出的联合优化的无线通信策略是有效的。     

基于VPU加速的嵌入式实时人脸检测系统设计与实现

智能设备高昂的设计费用和庞大的计算资源需求成为在便携式、低功耗设备上实现深度学习算法及其应用的主要障碍.文中基于树莓派平台,借助Intel的视频处理器(V PU)低功耗加速模块,设计并实现了基于残差特征提取模块CNN模型的实时人脸检测系统.结果表明,相较于单纯使用树莓派CPU进行计算,文中方法在视频流中检测人脸和人脸关键点提取的实验中分别实现了18.62倍和17.46倍的加速,在便携式设备中实现快速、实时、在线的人脸检测和特征点提取成为现实,同时为使用便携式、低功耗设备运行深度学习算法提供了一种确实可行的方案.     

ZigBee协议支持下的现代医疗监护系统设计

采用超低功耗MSP430单片机和CC2420射频芯片,利用CC2431型芯片进行节点定位,对处理器模块、数据采集模块和无线通讯模块进行了硬件电路设计,编写了数据采集程序、移植Z-Stack协议栈及定位程序的软件。对系统进行整体实验及调试。结果表明:在定位过程中信号稳定、通信良好、接收到的数据准确、节点定位精度高,达到了系统定位的要求,具有实用价值。     

基于窗结构和巴切奇偶排序的中值滤波器硬件设计与实现

数字电路设计中值滤波器时,面积和速度上的考虑非常重要.面积上要求使用的逻辑资源尽可能少;速度上则要求系统能在较高时钟频率上工作,并用尽可能少的时钟周期完成1帧滤波或进行实时滤波.设计的新型中值滤波器的硬件结构为带2个Buffer的3窗结构,并用奇偶排序网络作为滤波器功能逻辑模块的理论依据,在FPGA平台上进行结构设计,使用ModelSim仿真验证了结果,最后实现了视频图像滤波.实验分析表明,设计的新型结构滤波器不但使用的逻辑资源较少,仅用了741个逻辑单元(LE),而且处理速度达到27 MHz/像素,实现了对视频图像的30帧/s实时处理.设计不仅具有一定的实用性,也为数字图像处理的硬件结构设计思路提供了参考.     

基于改进TDM-LoRa低功耗森林火灾监测预警系统设计

针对目前森林火灾监测系统成本高、功耗大、维护复杂的缺点,提出一种基于改进TDM-LoRa设计的低功耗森林火灾监测预警系统。系统以STM32系列微处理器为节点控制核心,LoRa-SX1278 芯片为通信模块,并使用增量传输和改进TDM(Time Division Multiplexing,时分复用) 通信机制,有效降低节点能耗,从而延长监测节点和汇聚节点寿命。试验结果表明,数据信息在发射功率20dBm,传输速率为1.2 Kb/s的情况下,节点可在3500m范围内实现丢包率仅为7.2%;在使用2600mAh电池,数据采集上传间隔时间为30min的情况下,单个节点有效工作时间理论可达90.7个月,实现无中继远距离低功耗森林环境监测数据的采集。