基于FPGA的嵌入式系统在灵巧手中的应用

研究了一种基于FPGA和NIOSⅡ双核处理器结构的控制系统,这种系统在结构上更为紧凑的同时,性能更为完善,并将其应用在新一代仿人灵巧手中.系统将算法计算处理和通信任务处理使用两个NIOSⅡ软核分开处理,提高了系统性能,并实现了单个芯片完成系统控制模块,多任务环境,以太网接口及TCP/IP协议栈,CAN、高速串行通信等功能.     

符合EHCI的USB2.0主机控制器IP核设计与实现

介绍了一种基于USB2.0协议,选用Wishbone总线接口的主机端控制器IP核的设计与实现.该设计以EHCI作为软硬件接口划分,支持高速(480 Mb/s)的数据传输,实现了DMA的自主控制、事务的动态调度以及数据跨时钟域的合理开销,达到减少SoC平台处理器的I/O负荷、提高传输效率与系统性能的设计目标;USBIP核的设计与系统软件开发同步进行,有效地验证了硬件功能,最终经FPGA平台与ASIC实现测试达到协议标准,可作为一个通用IP核系统集成.     

基于IP内核的串行通信总线集成技术研究

随着计算机系统和微机网络的发展,串行通信在数据通信及控制系统中得到广泛应用,用VHDL语言来实现各串行通信总线接口芯片的功能,将多个串行通信接口集成到FPGA中,可降低其使用成本且提高系统集成度,具有很高的工程实用价值。本文在分析当前流行的主要串行数据通信总线的基础上,设计具体方法,将UART、SPI、IIC三种总线接口集成在一个IP内核里,经过仿真试验,验证了该集成技术实现了数据的无差错传输。     

基于FPGA的IP over CCSDS协议中长帧拆分的实现与仿真

在借鉴IP over CCSDS(consultative committee for space data systems)space links等相关建议的基础上,就TCP/IP协议和CCSDS AOS(高级在轨系统)空间数据链路协议之间的转换,提出了一种基于FPGA(field-programmable gate array)的IP over CCSDS协议长帧拆分算法的设计实现方法,并给出了仿真验证结果.     

基于ZigBee和Internet的无线智能家居网关系统

采用LM3S9B96和CC2520为核心芯片, 基于嵌入式实时操作系统FreeRTOS, 调用TCP/IP协议栈LwIP和ZigBee协议栈, 设计并实现了ZigBee Internet无线智能家居网关系统. 该系统解决了智能家居内部ZigBee网络和远程Internet智能家居服务平台的数据通信问题. 实验结果表明, 网关工作稳定, 数据传输可靠, 能满足新型智能家居控制中心系统的需求.     

基于FPGA的ARINC429总线IP核的设计与实现

为使计算机与ARINC429总线设备之间的数据通信更加方便,同时最大可能地降低设计成本.设计了ARINC429总线协议IP核,协议处理模块功能可以由可编程逻辑器件FPGA通过逻辑设计来实现,从而将总线的协议处理模块均集成于FPGA芯片上.在开发总线协议IP核时采用功能模块化方法,将逻辑设计划分为数据协议处理模块、缓冲模块、定时模块等部分.最后通过仿真验证,结果表明429总线协议IP核能够实现多通道数据的收发,逻辑设计符合ARINC429总线的数据传输要求,且满足特定场合的应用.     

一种模块化多DSP实时图像处理系统

提出并实现了一种基于 VXI的双总线多 DSP实时图像处理系统 ,通过采用 VXI总线协议保证系统的模块化及模件间的可靠通信 ;同时采用专用高速双工视频总线簇解决 VXI总线带宽限制及总线争用问题 ,从而实现 DSP模件间高速数据通信     

基于FPGA+MAC PHY的千兆以太网数传系统设计

为高分辨率成像遥感系统设计了基于FPGA+MAC+PHY架构的千兆以太网数据传输系统,FPGA负责实现MAC硬件驱动以及上层协议模块。采用AX88180实现以太网MAC子层功能,88E1111实现PHY层功能,两者均支持RGMII接口和全双工1 000 Mbps模式。该系统实现了UDP协议和IP协议;并且实现了与上位机之间的ARP请求和应答操作。选用了乒乓缓存作为数据在各协议层之间的传递方案,最大程度提高了数据吞吐率。测试证明,子系统实现了遥感数据的稳定和高速传输。     

基于UDP通信协议的设计与实现

基于目前UDP通信的优势与不足,在参考TCP/IP协议及ISO7层协议、X.25协议的基础上,设计了一套基于UDP的通信协议来实现基于UDP的可靠通信及弱连接特性.     

基于FPGA与以太网接口的FFT数据处理系统

本文设计了一种基于FPGA和以太网口的FFT数据处理系统,可用于雷达信号的处理.FFT计算通过FPGA硬件实现,经过FFT计算以后的数据再传输给MATLAB作进一步数据处理,MATLAB与FPGA之间的通讯是基于TCP/IP协议.本设计兼顾了FPGA并行高速计算和MATLAB灵活可扩展的优点,可满足不同应用场景的要求.     

A flexible DSP-based network for real-time image-processing

This paper proposed a general purpose real-time image processing system based on a flexible DSP-based Network, which is implemented by a high bandwidth communication channel, links. The links is realized using FPGA and provides a bandwidth of 12.8 Gbit/s. Using the links, The topologic of muhi-DSP system can be changed online to meet the variabilities of the parallel algorithm of image processing.The system can be assembled with utmost tens of boards and maintain the high communication speed. Analysis of the system adaptivity to image processing is testified followed by actual results.     

基于AXI总线串行RapidIO端点控制器的FPGA实现

针对现代高性能嵌入式系统高速串行RapidIO (SRIO)信号接入的应用需求, 提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件, 利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构, 能够提高信息采集和输出的时效性。此外, AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中, 可以在片内提供更高的数据传输带宽。利用SRIO协议实现的FPGA内置多DSP IP核, 读写操作速率能稳定地达到每通道3.125 Gb/s, 表明所提出的IP具有高性能。     

一种新的基于FPGA的立体图像差异性算法

提出了一种新的基于FPGA的立体图像差异性算法,它以块匹配算法为基础,根据FPGA的特点,对图像相关性的公式进行设计优化,并结合穷尽方式搜索和预测方式搜索,提高算法的执行速度.设计基于FPGA的立体图像差异性算法IP核,充分利用FPGA独特的并行处理机制和强大的运算能力以提高系统的处理速度和性能.系统测试结果表明,基于FPGA的立体图像差异性算法,可以达到每秒33帧的处理能力,处理速度能够达到PC机的二百倍以上,具有较好的实时性;且能够连续处理500帧图像数据,具有较好的稳定性.     

基于SOPC的嵌入式Web服务器系统设计与实现

 以Xilinx公司的现场可编程门阵列(FPGA)作为硬件平台,借助其EDK开发工具,搭建Web服务器运行系统.基于HTTP协议,采用TCP/IP套接字编程技术,实现个人计算机与目标板的网络通信,该系统应用在高速图像采集系统中,经过设备的网口远程访问嵌入式Web服务器,通过输入控制命令,以及将系统相应的图像数据显示在上位机的Web监控页面上,实现监控远端现场图像数据和设备工作状态.本文对系统功能,系统的硬件设计、软件设计,以及Xilkernel操作系统、LwIP协议栈、XilMFS文件系统,Socket网络编程等进行了介绍.经过试验测试在主机端实现浏览存储在嵌入式Web服务器中的静态页面;同时根据浏览器中输入参数,控制指示灯的熄灭;并浏览存储在SDRAM中的图像数据,设计达到预期的效果.     

基于ZigBee的无线网络通用数据传输系统设计研究

在ZigBee通信协议的基础上,设计了一种短距离的无线通用数据传输系统。本设计以TI公司的CC2538为硬件平台,利用ZigBee协议栈组建网络实现了无线数据传输。实验证明:该通信系统性能良好,数据传输可靠,具有通用性。     

高速包分类平台的FPGA设计

在网络安全系统中,基于软件的包分类系统受处理器性能与软件串行执行等因素影响,包分类速度有限.为了提高包分类和规则预处理的速度并快速适应规则的更新,本文用硬件电路与通过预规则处理生成的二叉树结构,设计并实现了基于FPGA的包分类系统.实验结果显示:50 000个规则的预处理时间不超过0.051 s;系统的包分类平均速度大于10 Gbit/s,Snort入侵检测系统的规则头的分类平均速度大于20 Gbit/s.     

基于TS201的信号处理分系统设计

针对现代信号处理的数据量大和实时性高的特点,要采用高速数字信号处理器及其他高速逻辑器件配合进行处理,硬件平台以6片TS201和一片FPGA为核心,通过连路口,广播方式等实现点对点的通信,实现了可在多种模式下运行的高速信号处理电路。     

基于FPGA+DSP的高速基带信号处理平台的设计

针对目前无线通信系统基带信号处理平台功能单一、灵活性差、运算能力弱等问题,在传统处理器架构的基础上提出了一种改进高速基带信号处理平台的硬件设计方案。该方案采用FPGA+DSP的处理架构,依托高性能的器件和高速接口,搭建了一个高性能的通用基带信号处理平台。该平台直接实现对中频数字信号的处理,融合数字上下变频与基带算法于一体,具有模块化、灵活性等特点。实验结果表明,该基带处理平台能快速接收并实时处理各类基带信号,数据处理能力达到了较高水平。     

利用DA算法实现大规模FIR滤波器

分布式算法是一种广泛地应用在可编程逻辑序列（FPCA）和ASIC设计中计算乘积和的算法。DA算法的处理速度仅与输入的位宽有关，对于大规模乘积和的运算，其计算速度有着明显的优势。当输入位宽过大时，可以将DA算法改进成并串结构以获得更快的处理速度。该文对在FPCA中利用DA算法实现大规模FIR滤波器，提出了具体的实现方案。