一种实用的密钥流生成器方案

设计了一种密钥流生成器方案,方案参考“停走”（Ｓｔｏｐ－ａｎｄ－Ｇｏ）生成器的思想和“交替”的产生方式,利用４ 个线性反馈移位寄存器（ＬＦＳＲ）相互驱动的非线性逻辑组合生成伪随机序列,并证明了该伪随机序列在线性反馈移位寄存器的联结多项式的次数ｎ 比较大时,具有周期大、线性复杂度高和均匀分布的“０”、“１”个数等安全特性,该伪随机序列可以很好地作为密钥流生成器使用．还给出了一个简单实现例子．     

一种基于GEP演化布尔函数的流密钥算法

密钥产生器是流密码系统的核心部件,根据非线性组合流密钥生成器的构造思想,本文提出了一种新的RSA-LFSR密钥流产生器,该产生器将RSA与LFSR算法相结合所产生的随机序列用一种基于基因表达式程序设计(GEP)的演化布尔函数进行组合运算输出密钥流;并对此产生器生成的不同长度密钥序列进行安全性检验.通过游程检验、频数检验、序列测试和线性复杂度计算的实验证明,使用基于GEP演化布尔函数的RSA-LFSR密钥流产生器要比传统的非线性组合密钥生成器更具优越性和安全性.     

KM_1M_2型钟控生成器概率模型序列的信息论性质分析(英文)

考察了KM1M2型生成器的信息论性质,得到时钟控制序列与钟控输出序列之间平均互信息的简单计算公式,给出钟控输入与输出序列平均互信息为零的结果.     

KM1M2生成器输出序列的特性分析

本文从代数角度讨论了KM1M2生成器输出序列的密码学特性,得到了其输出序列具有较长的周期,较高的线性复杂度,良好的伪随机特性,并具有相关免疫性等结果。     

一种基于FPGA的真随机数生成器的设计

针对当前真随机数生成器(TRNG)中存在资源开销大、可移植性差的问题,设计了一种利用数字电路时钟抖动以及相位漂移工作的TRNG.TRNG以多组反相器振荡环路作为随机源,使用线性反馈移位寄存器(LFSR)实现后处理.在Xilinx Spartan3平台的测试实验中,探讨了振荡环数目、采样频率等设计参数对TRNG输出结果的随机特性的影响.测试结果表明这种基于多组振荡环结构的TRNG产生的随机序列安全可靠.由于仅使用了普通逻辑单元,使得该TRNG能快速移植到集成电路设计流程中,缩短了开发周期.     

离散对数伪随机序列的性质分析

提出了顺序离散对数伪随机数生成器的概念，给出了该随机数生成器生成序列的一些重要性质。利用这些性质，分析了一般离散对数伪随机数生成器生成序列的对应性质，揭示了这类序列的一些内在性质。给出了half(*)和lb(*)二者在离散对数伪随机数生成器上的内在关系。利用这些关系可分析离散对数伪随机数生成器的性质和规律。     

基于LFSR重复播种种子计算方法的初步研究

提出了一种新的基于线性反馈移位寄存器(LFSR)重复播种种子的计算方法.该方法计算得到LFSR重复播种中使用到的种子,重复播种后能够截断对故障覆盖率效率底的测试序列,每个种子得到长度可变的伪随机测试序列.对ISCSA85电路进行了仿真试验,仿真结果表明,该方法能够大量减少测试矢量长度,同时降低了测试时间.     

线性反馈移位寄存器的改进算法及其电路实现

提出并用电路实现了一种改进的线性反馈移位寄存器(LFSR)算法.改进的算法克服了传统线性反馈移位寄存器产生随机数的速度受字长制约的限制,其电路结构能够快速地产生任意字长的伪随机序列.用现场可编程门阵列(FPGA)实现该结构的结果表明,改进的LFSR算法能极大地提高数据吞吐率,采用改进结构合成的随机序列统计特性好.     

基于m-序列的本原σ-LFSR序列构造

sigma-LFSR是一基于字的LFSR模型,它能够充分利用现代CPU的特点,具有结构简单、适合软件快速实现的特点。在实际应用中,本原sigma-LFSR最有价值,因此它的构造具有重要意义。本文首先考察了基于字的本原LFSR的距离向量,得到了它的若干性质,给出了一个距离向量为本原LFSR的充要条件;然后对本原sigma-LFSR的距离向量进行了研究,利用基判别定理给出了它的部分性质,并以此为基础得到了一个利用m-序列构造本原sigma-LFSR序列的搜索算法。最后对搜索算法编程实现,得到了有限域F2^3上所有2级本原sigma-LFSR的距离向量。     

细胞自动机在VLSI测试中的应用

研究细胞自动机(CA)在超大规模集成电路(VLSI)伪随机测试中作为测试激励的结构和实现方法.通过对线性反馈移位寄存器(LFSR)生成序列的采样,获得另一移位不等价序列,综合出其本原多项式,并根据CA与LFSR同态的理论综合出CA的结构,通过快速逻辑仿真确定CA初值.该法可以获得较短的CA结构,缩短测试时间,获得较高的故障覆盖率.     

Fault Attack on the Balanced Shrinking Generator

Fault analysis, belonging to indirect attack, is a cryptanalysis technique for the physical implementation of cryptosystem. In this paper, we propose a fault attack on the Balanced Shrinking Generator. The results show that the attacker can obtain the secret key by analyzing faulty output sequences which is produced by changing control clock of one of Linear Feedback Shift Registers （LFSR）. Therefore, the balanced shrinking generator has a trouble in hardware implementation.     

基于FPGA的任意分布高速伪随机数发生器

在FPGA上通过并行线性反馈移位寄存器实现高速均匀分布伪随机数,并且采用适合FPGA处理的“接受拒绝”的方法使输出满足用户指定的任意分布．伪随机数发生器结构简单,无需FPGA内嵌DSP模块,适用于各种类型FPGA上实现．     

Evolutionary Random Sequence Generators Based on LFSR

0 Introduction With the development of cryptography, the need for random numbers of high quality is sharply growing. Pub- lic/private keypairs for asymmetric algorithms are gener- ated from random bit streams[1,2]; random numbers are also used for key gen…     

A vector inserting TPG for BIST design with low peak power consumption

A test pattem generator(TPG)which can highly reduce the peak power consumption during built-in self-test(BisT)application is proposed.The pmposed TPG,called Lppe-TPG,consists of a linear feedback shift register(LFSR)and some control circuits.A procedure is presented firstly to make compare vectors between pseudorandom test patterns by adding some circuits to the original LFSR and secondly to insert some vectors between two successive pseudorandom test patterns according to the ordinal selection of every two bits of the compare vector.Then the changes between any successive test patterns of the test set generated by the Lppe-TPG are not more than twice.This leads to a decrease of the weighted switching activity(WSA)of the circuit under test(CUT)and therefore a reduction of the power consumption.Experimental results based on some isCAS'85 benchmark circuits show that the peak power consumption has been reduced by 25.25% to 64.46%.Also.the effectiveness of our approach to reduce the total and average power consumption is kept,without losing stuck-at tault coverage.     

一种紧凑高效LFSR结构的均匀分布随机数产生器

针对利用线性反馈移位寄存器生成均匀分布随机数序列连续值之间呈现出较强相关性的问题,研究了一种多位前跳技术,并采用该技术在可编程门阵列硬件中,高效紧凑地实现非相关、均匀分布随机数序列并行量化输出。在一定条件下,采用新方法的均匀分布随机数产生器,其计算复杂度和所需硬件资源的增加是微乎其微的。