基于VHDL语言的十六路彩灯控制器的设计

应用VHDL语言对十六路彩灯控制器进行硬件电路描述,在MAX＋PLUSⅡ环境下通过了编译、仿真、编程、调试,实现了彩灯控制器的设计。     

VHDL电容测量仪的设计与实现

采用一种软硬件结合的方式实现对电容的测量.硬件部分通过运放电路、比较电路等实现电容测量过程,软件部分应用VHDL语言编程实现脉冲计数,完成电容值的计算、转换、处理.软件基于MAX＋PLUSⅡ开发平台,用CPLD芯片实现.     

基于VHDL的数字密码锁的设计与实现

数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括11个模块,各模块由相应的VHDL程序具体实现并分别进行了MAX＋PLUSⅡ时序仿真.最后,在MAX＋PLUSⅡ环境下进行了整体电路的模拟仿真,结果表明,整个设计满足要求.     

基于FPGA的交通灯设计

在 MAX＋PLUSⅡ的开发环境下,采用 VHDL 语言,通过模块化编程实现交通灯的功能,控制十字路口 a、b 两方向的红、绿、黄灯的亮灭,指挥车辆通行;并进行了编译、仿真和下载;仿真和实验测试结果满足设计要求,达到了预期的效果.     

智能夹具的设计与实现

以EPMA7256AETC144—10为核心设计了具有顺序提示、错误报警和错误计数功能的智能夹具。采用VHDL语言和原理图两种方式实现CPLD内部逻辑功能设计,采用MAX＋PLUSⅡ软件进行编译、仿真。该夹具经过测试后性能稳定,很好地实现了各项功能。     

基于FPGA的数字频率计设计与仿真

本设计用VHDL语言在FPGA器件上实现数字频率计的设计,其测频范围是0～1MHz,分三个量程。能够用数码管显示被测信号的频率,而且具有量程自动切换功能。在软件平台MAX＋PLUSⅡ环境下通过了编译、仿真,并下载到FPGA器件上验证其正确性。     

循环码编译码器的仿真与实现

循环冗余校验码（CRC）就是一种被广泛采用的错误检验编码。本文介绍了CRC（7,3）的编译码器的设计思想,利用VHDL语言设计出CRC（7,3）编译码器并通过MAX＋PLUSⅡ仿真平台对其进行了仿真验证,仿真结果表明采用此方法实现的编译码器具有速度快、可靠性高以及易于大规模集成的优点。     

应用EDA技术实现汉字滚屏系统设计

通过汉字滚屏系统的设计,详细介绍了如何使用硬件描述语言VHDL设计 复杂逻辑电路的步骤和过程,以及应用美国ALTERA公司的MAX＋PLUSⅡ软件进行系统设计及仿真的方法。通过设计,可以看到应用EDA技术进行系统设计、逻辑综合和模块仿真是数字系统设计的重要手段,也是电子电路设计方法上一次革命性的变化。     

基于VHDL/FPGA的PC总线接口电路设计方法

对多种总线结构进行了简单比较;分析了ISA总线的数据传输机制;基于VHDL语言设计了一个ISA总线接口电路,该接口电路具有16位的数字量输入/输出、16路模拟信号输入、4路16位D/A输出和一个64位的计数器输出等功能;给出了程序片段要点.用MAX＋PLUSⅡ软件进行了仿真调试和FPGA器件下载测试,结果表明实现了ISA总线的要求.     

基于DEA技术的交通信号灯定时控制系统

本文介绍一种适合高校电子信息专业的EDA软件MAX＋PLUSⅡ,阐述使用MAX＋PLUSⅡ软件设计交通信号灯自动定时控制系统的过程.本设计在GW48-CK实验箱上进行了下载,验证了整个设计的正确性.     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

智能夹具的设计与实现

以EPMA7256AETC144-10为核心设计了具有顺序提示、错误报警和错误计数功能的智能夹具。采用VHDL语言和原理图两种方式实现CPLD内部逻辑功能设计,采用MAX PLUSⅡ软件进行编译、仿真。该夹具经过测试后性能稳定,很好地实现了各项功能。     

数字基带信号的传输码型发生器设计

探讨了在数字基带传输系统中,基于VHDL语言的基带信号传输码型发生器的设计。简单介绍了几种常用的基带信号传输码型,分析这几种码型的转换原理,并利用MAX+PLUSⅡ软件进行了仿真和验证,其功能符合基带传输码的要求。     

可编程逻辑器件的应用

从3个方面讨论了可编程器件的应用．首先，使用了一个串入并出移位寄存器“74164”宏单元，将一路数据流分成两路．这种方法实际用了MAX PLUSⅡ软件提供的移位寄存器宏单元，使用起来简单、方便．第2种设计方法的特点是针对FLEX系列器件结构在查找表结构的基础上，对工作速度和占芯片面积进行优化．第3种方法是用VHDL语言编制一个4位二进制同步计数器，用语言描述的特点是描述能力强，覆盖面广，抽象能力强．     

IIR数字滤波器的VHDL设计与仿真

VHDL语言是EDA设计中常用的一种IEEE标准语言,具有覆盖面广、描述能力强、可读性好、支持大规模设计及逻辑单元利用等优点,因此受到越来越多的电子工程师的青睐.数字信号处理在科学和工程技术许多领域中得到广泛的应用,本文采用一种基于FPGA的数字滤波器的设计方案,首先分析了数字滤波器的原理及设计方法,然后通过MAX+PLUSⅡ的设计平台,分别对各模块采用VHDL语言进行描述,并进行了仿真和综合.仿真结果表明,本文所设计的数字滤波器运算速度较快,系数改变灵活,有较高的参考价值.     

IIR数字滤波器的VHDL设计与仿真

VHDL语言是EDA设计中常用的一种IEEE标准语言,具有覆盖面广、描述能力强、可读性好、支持大规模设计及逻辑单元利用等优点,因此受到越来越多的电子工程师的青睐。数字信号处理在科学和工程技术许多领域中得到广泛的应用,本文采用一种基于FPGA的数字滤波器的设计方案,首先分析了数字滤波器的原理及设计方法,然后通过MAX+PLUSⅡ的设计平台,分别对各模块采用VHDL语言进行描述,并进行了仿真和综合。仿真结果表明,本文所设计的数字滤波器运算速度较快,系数改变灵活,有较高的参考价值。     

从Verilog到VHDL的翻译器VtoV的设计与实现

研究硬件描述语言Verilog和VHDL共有的语言特性,研制SUN SPARC2工作站环境下的翻译系统。在SUN SPARC2工作站平台上使用C＋＋提取出一个组通用的硬件数据结构,可以进行代码重用。在SUN SPARC2工作站上设计和实现了一个从硬件描述语言Verilog到VHDL的翻译器VtoV。该翻译器能够实现从Verilog的行为子集到VHDL的转换。     

Petri网-VHDL编译程序的构造

Petri网适合于异步并发系统建模,将Petri网转换成硬件描述语言,就可以通过EDA工具来实现Petri网控制器．文中给出了Petri网-VHDL编译程序的构造方法．使用CONPAR语言对Petri网进行描述,获得Petri网的CONPAR格式文本文件;由编译软件FLEX生成的词法分析程序产生相应的单词,并将单词传给BYACC程序;再由BYACC程序识别出这些单词,并以自底向上的方式进行归约,形成一棵抽象语法树;最后,自顶向下遍历这棵抽象语法树,将Petri网的CONPAR格式文本转换为VHDL代码．文中给出了一个实例,将编译获得的VHDL代码,通过EDA软件工具MAX PLUSⅡ编译、仿真、综合并下载到系统可编程器件中,仿真波形和试验结果都证明了这个编译程序的正确性．     

直接数字频率合成单象限存储结构的VHDL语言实现

由ROM实现的相位码与幅度码转换电路是直接数字频率合成(DDS)的核心.单象限正弦波形存储结构是降低波形存储容量,改善杂散性能的有效方法.单象限正弦波形存储结构的指导思想是利用正弦波形的对称性,只存储1/4周期,通过对输入到波形ROM的地址和其输出数据的关系,根据一定算法实现整个周期信号的获得.该算法可由VHDL语言描述.通过EDA软件MAX PLUSⅡ的仿真结果表明该算法的正确性.     

利用MAX + plus Ⅱ改进数字电路教学

介绍了MAX＋PLUSⅡ在数字电路理论教学和实验教学中的应用，并举例说明了传统教学方法和现代设计工具相结合的优点。