压缩感知在多载波EBPSK雷达中的应用

将压缩感知(CS)技术应用于多载波相位编码脉冲雷达中,分析了该雷达的目标时延和多普勒频率估计以及不同频点散射系数估计的性能.对比了在不同目标数条件下采用BCoSaMP重构算法时EBPSK与BPSK的目标时延和多普勒频率估计性能,并估计了雷达的目标散射系数.仿真结果表明:基于CS的密集多载波雷达的目标检测性能优于正交多载波雷达,而且在正交与密集多载波条件下,EBPSK调制的目标检测性能优于BPSK调制;目标散射系数估计精度与信噪比呈对数关系,在低信噪比时EBPSK调制的目标散射系数估计性能优于BPSK调制.理论分析与仿真结果表明了CS技术在降低信号的采样频率方面的有效性和可行性.     

利用ADC输出码密度测量时钟抖动的仿真研究

在已有的利用ADC采样研究时钟抖动基本模型的基础上，提出了利用ADC的输出码密度测量时钟抖动的修正模型。考虑了量化噪声的影响，利用信噪比关系，根据修正模型导出了最佳性能公式。最后通过MATLAB对这个修正模型进行了仿真验证，并指出可以利用修正模型对实际测量结果进行修正。     

高速交替/并行数据采集系统时钟研究

研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置.     

利用ADC测量皮秒量级时钟抖动大小及分布

研究了时钟抖动与正弦信号的采样序列之间的关系，并在正弦信号参数估计法的基础上，提出一种利用ADC采样测量皮秒量级的时钟抖动大小和分布的新方法．同时，还从理论上分析了参数估计误差和信号幅度噪声对测量时钟抖动的影响，并进行了仿真验证．结果表明，采用参数估计测量法测量时钟抖动，不但能够准确地测出抖动的大小，而且能够测出抖动的分布．     

基于高分辨距离像的UWB雷达信号设计

根据目标冲激响应设计相应的雷达信号,可使回波能量最大化,从而提高检测性能.本文针对目标检测的超宽带雷达信号设计发射-接收联合优化的问题,提出基于相位编码的超宽带雷达波形优化方法.该方法充分发挥了雷达发射机的发射能力,即对于固定的发射机来说,以发射更大的能量来得到更大的输出信干噪比.首先针对目标高分辨率距离像的多相编码超宽带雷达信号设计,建立了信号设计优化计算的目标函数,提出了一种恒模共轭梯度(CM-CG)算法实现优化计算.最后仿真结果表明,该方法设计得到的多相编码雷达信号性能很好地逼近最优发射波形,该方法具有收敛速度快、运算量小的特点. 号,可使回波能量最大化,从而提高检测性能.本文针对目标检测的超宽带雷达信号设计发射一接收联合优化的问题,提出基于相位编码的超宽带雷达波形优化方法.该方法充分发挥了雷达发射机的发射能力,即对于固定的发射机来说,以发射更大的能量来得到更大的输出信干噪比.首先针对目标高分辨率距离像的多相编码超宽带雷达信号设计,建立了信号设计优化计算的目标函数,提出了一种恒模共轭梯度(CM-CG)算法实现优化计算.最后仿真结果表明,该方法设计得到的多相编码雷达信号性能很好地逼近最优发射波形,该方法具 收敛速度快、运算     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

部分发射天线损毁时 MIMO 雷达信号认知优化

针对电子战环境中多输入多输出(multiple input multiple output,MIMO)雷达部分发射天线遭受摧毁时目标检测问题,提出基于互信息量(mutual information,MI)准则的雷达感知天线状态并再次优化的算法.作为MIMO雷达信号优化设计方法之一,注水法能依据环境状况自适应分配发射信号功率,所提算法能提升分配功率的注水水位,降低天线损毁时目标脉冲响应与目标回波间互信息量损失,进而改善目标检测概率(target detection probability,TDP).仿真结果表明,低检测性能天线损毁时,当信噪比大于0 dB时采用所提方法能提升互信息量;高检测性能天线损毁时,采用所提算法能有效提升互信息量和目标检测概率.信噪比为20 dB时,互信息量提升4.96 nat;若以达到同一检测概率时所需信噪比的减少量表示性能增益,则检测概率为0.8时,性能增益为3.73 dB.     

时钟抖动对ADC变换性能影响的仿真与研究

从理论上分析了时钟抖动(clock jitter)对模数变换器(analog-to-digital converter，ADC)的信噪比和无伪波动态范围(spurious free dynamic range，SFDR)等指标的影响．使用Labview在计算机上建立ADC仿真系统，并用Analog Devices公司的AD6644设计了两套电路，对采样时钟抖动不同的AD6644的变换性能进行实际测量，分析了实测结果，还进行了对比仿真实验，并和理论分析互相验证．结果显示时钟抖动严重影响ADC的SNR，采样频率越高，影响越大，但会改善SFDR．理论分析、仿真和实际测量的结果为高速、高精度ADC电路的设计和芯片选型提供了很好的参考．     

基于延时相乘结构的直扩载波最优检测

针对直接序列扩频信号在通信、导航和雷达等应用中具有低信噪比和低截获概率等特点,给信号侦察带来很大困难,提出了一种基于延时相乘结构的载波信号最佳检测方法。通过推导检测器的输出信噪比,研究了延时、带宽和输出信噪比的关系,得到了最优的参数设置方法。分析表明:在已知部分参数下,延时为零而且匹配滤波时检测器性能最佳;在未知参数条件下,当延时与带宽之积为0.4时,检测器性能达到最佳。在此基础上,分析了检测器的性能,并通过仿真实验验证了提出方法的有效性。     

过采样Δ－Σ模数转换器的噪声特性

定量分析了过采样Δ－Σ模数转换器电路的噪声源（包括由开关引入的热噪声、运放的噪声和时钟抖动噪声等）及其对转换器性能的影响．通过对量化噪声及电路噪声的比较分析，获得了过采样Δ－Σ转换器在不同的电路参数下的噪声特性曲线，为转换器电路设计提供了理论依据。     

过电平采样模数转换器误差源的建模

过电平模数转换器采用异步采样的方式进行数据转换.主要对转换器的不同时间模式进行了研究,综合分析了误差源对异步采样ADC性能的影响,特别对有限时间分辨率、有限精度量化两种主要误差源进行了详细分析.通过优化设计,将计算采样时刻的最大量化误差降为计数器时钟周期的一半,有效提高了系统的信噪比(SNR).推导出SNR的方程,对于固定的时钟频率,当量化分辨率较大时,SNR达到62dB左右.通过仿真确认了方程的正确性.     

MC-CDMA系统载波同步性能分析与仿真

将载波同步误差综合到端到端的系统传递函数中，得到一个等效时变滤波器，进而分析载波同步误差对MC—CDMA系统性能的影响，给出了系统接收信噪比和误码率公式，并对载频偏移、载波相位抖动、时钟频率偏差及定时抖动对系统信噪比下降和比特误码率的影响做了全面、细致的分析与仿真。仿真结果验证了理论分析得出的结论，即MC—CDMA系统对载波同步误差非常敏感。在载波频率偏移或时钟频率偏移作用下，系统性能呈迅速下降趋势，并且严重依赖于载波数量。     

AD9516-3时钟设计及在中频数字系统中的应用

高速ADC（analog to digital converter,模／数转换器）对时钟质量的要求越来越高,为此介绍了一种基于时钟同步器与抖动清除器AD9516．3的低抖动时钟设计,并分析了时钟抖动对信噪比的影响,介绍了在中频数字接收机中AD9516—3的具体设计应用,引入了Signal Tap这种新的测试方法,最后测试了时钟性能,整体指标达到设计要求．     

集中式多输入多输出雷达等效阵列增益推导

为便于分析集中式多输入多输出雷达性能,给出了一种集中式MIMO雷达等效阵列增益的近似推导.分析了集中式MIMO雷达阵列处理输出信号相对于匹配滤波器输出信号的信噪比提高因子,推导了SISO雷达和MIMO雷达阵列输出信号的信噪比公式,在此基础上,给出了集中式MIMO雷达阵列等效合成增益表达式,并对结果进行了仿真分析.仿真结果表明,阵元数增加一倍,相控阵雷达阵列增益增加3.0dB,而集中式MIMO雷达等效阵列增益只增加1.5dB.集中式MIMO雷达可通过长时间积累的方法来解决由于阵列等效增益减小带来的检测性能下降问题.     

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号（3.125 GHz）传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。     

一种提高船舶导航雷达远距离探测能力的方法

船舶导航雷达接收机的中频窄带滤波器性能直接影响到雷达对远距离目标的探测能力。提出了构造一种提高船舶雷达远距离回波信号信噪比的“匹配滤波器”的方法。通过阻抗变换的方法设计高Q窄带中频滤波器,达到了2 MHz的通带宽度,小于3 dB的带内插损以及较高的矩形系数等设计目标。将滤波器运用于实际的船舶导航雷达接收机中,有效提高了雷达的探测距离。设计的窄带滤波器还有体积小、结构简单、制作方便、成本低等特点。