全差分高增益运放的设计

在3．3V电源电压下采用中芯国际（SMIC）0．18μm混合信号CMOS工艺设计了一个单级全差分运算放大器．所设计的运放采用了增益提升技术,其主运放为一个带有开关电容共模反馈的全差分折叠-共源共栅运放,两个简单的连续时间共模反馈电路的运放作为辅运放用来提升主运放的开环增益．仿真结果表明,所设计的运放直流增益可达110dB,单位增益带宽为5MHz．     

用于GNSS的高增益宽带低噪声放大器

基于UMC 0.18 μm CMOS 工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA). 其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能. 此外,采用共源共栅结构提高电路的反向隔离度. 仿真结果表明,在电源电压为1.8 V 的条件下,低噪声放大器的-3 dB 带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz 内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB 和-40 dB. 芯片核心面积为740 μm×445 μm.     

一种高性能全差分运算放大器的设计

设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2pF,采用华润上华(CSMC)0.5μm 5VCMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3dB,单位增益带宽为316MHz。精度为0.01%时的建立时间为4.3ns。     

基于CFA的巴特沃斯低通滤波器设计和仿真

选用一种典型的电流反馈型运放设计了巴特沃斯低通滤波器.详细论述电路结构、元件参数选择方法以及仿真结果.用巴特沃斯多项式逼近电路传递函数,得到巴特沃斯滤波器.结合数学方法和电路约束条件设计一种新的参数计算方法,该方法克服了常用方法中等值元件法和单位增益法的缺点.仿真结果表明,滤波器的通带增益为18 dB,上限截止频率为10 MHz,通带增益起伏为4 dB,过渡带下降速率为60 dB/dec.     

超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.     

0.1-1.2GHz宽带巴伦低噪声放大器设计

提出了一种可用于0.1-1.2 GHz射频接收机前端的宽带巴伦低噪声放大器(Balun-LNA).采用噪声抵消技术,输入匹配网络的沟道热噪声和闪烁噪声在输出端被抵消,在宽带内可同时实现良好的输入匹配和低噪声性能.通过分别在输入匹配级内增加共源放大器,在噪声抵消级内增加共源共栅放大器实现单端转差分功能.电路采用电流复用技术降低系统功耗.设计基于TSMC 0.18 μm CMOS工艺,LNA的最大增益达到13.5dB,噪声系数为3.2-4.1 dB,输入回波损耗低于-15 dB.在700 MHz处输入1 dB压缩点为-8 dBm,在1.8 V供电电压下电路的直流功耗为24 mW,芯片面积为0.062 5 mm 2 .     

一款工作于2.4 GHz频段的带有源负载的高性能双平衡有源混频器

对带有源负载的CMOS双平衡Gilbert有源混频器的1/f噪声、线性度与转换增益进行深入分析。这款采用PMOSFETs做负载的混频器工作于2.4 GHz频段。为降低混频器的1/f噪声, 利用双阱工艺中的寄生垂直NPN晶体管作为开关, 同时在PMOSFETs处并联最低噪声的分流电路作为负载。运用在PMOSFETs处的高性能运算放大器, 不仅为零中频输出提供了合适的直流偏置电压, 以避免下级电路的饱和, 并能够为混频器提供足够高的转换增益。同时, 在输入跨导(G_m)级电路中采用电容交叉耦合电路能够将转换增益进一步提高。为了增加混频器的线性度, 采用共栅放大器作为输入跨导级电路。这款混频器采用TSMC 0.18m 1-Poly 6-Metal RF CMOS工艺, 在1.5 V电源电压、3 mA的电流消耗下获得了17.78 dB的转换增益、13.24 dB的噪声因子和4.45 dBm输入三阶交调点的高性能。     

基于ADS仿真的高线性CMOS混频器设计

提出了一种提高混频器线性度的方法：采用交叉差分的结构取代原有的混频器结构．改进后,输出信号的三次谐波会被消除,混频器的三阶截止点也得到改善．混频器工作电压1．8V,射频信号5GHz,电路采用0．18μm CMOS工艺,使用Agilent公司的先进设计系统ADS（advanced design system）对电路进行仿真设计．仿真结果表明,经过改善后,混频器IP3提高3．5dB（线性度提高）,转换增益提高4．8dB．     

美国30所最优大学东亚系中国研究现状的调查与分析

采用SMIC 0.13 μm RF CMOS工艺,设计了一款新型的双频段可变增益低噪声放大器(DBVG-LNA),应用于GSM900/DCS1800双频网络通讯系统中.分别采用多谐振网络和开关谐振网络完成输入输出双频段阻抗匹配,采用共栅旁路管和开关切换电阻完成4挡可调增益,有效地解决变频段和变增益兼容难的问题.另外,采用共源共栅差分对结构获取高隔离度和低二次谐波失真.1.2 V电源电压,版图面积为0.43 μm ×0.65 μm.仿真结果表明,在GSM900频段电压增益20.6~12.7 dB 4挡可调,NF:1.45~2.05 dB;在DCS1800频段电压增益19.3~11.2 dB 4挡可调,NF:1.36~2.55 dB;S11均小于-17 dB.     

一种新型双频段可变增益低噪声放大器

采用SMIC 0.13μm RF CMOS工艺,设计了一款新型的双频段可变增益低噪声放大器(DBVG-LNA),应用于GSM900/DCS1800双频网络通讯系统中.分别采用多谐振网络和开关谐振网络完成输入输出双频段阻抗匹配,采用共栅旁路管和开关切换电阻完成4挡可调增益,有效地解决变频段和变增益兼容难的问题.另外,采用共源共栅差分对结构获取高隔离度和低二次谐波失真.1.2V电源电压,版图面积为0.43μm×0.65μm.仿真结果表明,在GSM900频段电压增益20.6~12.7dB 4挡可调,NF:1.45~2.05dB;在DCS1800频段电压增益19.3~11.2dB 4挡可调,NF:1.36~2.55dB;S_(11)均小于-17dB.     

平衡式Ku波段低噪声放大器ADS仿真

平衡放大技术具有驻波特性好,增益高,易级联等特点。这里把平衡放大技术应用到Ku波段低噪声放大器的设计当中,在保证低噪声和功率增益的同时,用以提高低噪放的驻波比和增益平坦度。ADS仿真结果显示,在10～12 GHz频带范围内,低噪声放大器绝对稳定,噪声系数≤0.7 dB,功率增益达到≤10 dB,通过采用平衡放大技术,输入输出驻波比≤1.12∶1,带内波动≤0.5 dB。提高了低噪声放大器的有效工作带宽。     

具有平坦增益的3.1~10.6 GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.     

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.     

2.9～10.6 GHz CMOS两级分布式放大器

研究应用于超宽带无线通信系统中的宽带分布式放大器设计方法. 采用电感替代传输线对晶体管寄生电容进行补偿的方法实现带宽拓展. 分布式放大器既能扩大其带宽,又能保持较低的噪声系数. 该设计采用TSMC公司的RF 0.18 μm CMOS工艺,电源电压为1.8 V,功耗为104 mW. 仿真结果表明提出的分布式放大器在2.9~10.6 GHz的频带内S₂₁保持(18.7±0.9)dB的平坦增益,噪声系数最小值N_F=1.80 dB.      

Development of cryogenically-cooled low noise amplifier for mobile base station receivers

A new circuit model for designing and manufacturing an S-band low noise amplifier(LNA) with the software,Advanced Design System(ADS),is introduced in this paper.The proposed model involves shunted impedance at the grid to achieve a stable LNA without measuring the S-parameters of transistors at low temperatures.The LNA was measured over the operation band of 2.2-2.3 GHz,which has input and output standing wave ratios below 1.2.The noise figure of the manufactured LNA was about 0.2 dB and the gain was above 22 dB,which indicated that our LNA worked well at 77 K.     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

具有抑制窄带干扰带阻特性的3～10GHz超宽带LNA

为在超宽带(Ultra-wideband,UWB)通信中抑制工作频带内的窄带干扰,提高接收机性能,提出了一个用于超宽带接收机的具有带阻特性的低噪声放大器(low noiseamplifier,LNA)。该放大器利用源简并电感得到实数的输入阻抗,利用输入匹配网络扩展工作带宽,利用具有带阻特性的负载网络得到宽带内的带阻特性。通过建立源简并结构超宽带LNA的电路模型,分析了超宽带LNA的放大器晶体管尺寸与功耗、增益、噪声系数之间的关系,提出了放大器晶体管尺寸的设计方法,同时给出了输入匹配网络和负载网络的电路结构和设计方法。基于SMIC 0.18μm CMOS工艺的仿真表明,通过该方法设计的LNA,其通带和阻带性都能符合设计指标要求。     

Design and analysis on four stage SiGe HBT low noise amplifier

Focusing on the linearity shortcoming on a bipolar low noise amplifier(LNA),a new 6 ~14GHz four stage SiGe HBT LNA is proposed.This amplifier adopts a method of gain allocation on multiple stages to avoid the limitation on linearity especially with the addition of negative gain on the third stage.To realize gain flatness,extra zero is introduced to compensate the gain roll-off formed by pole,and local shunt-shunt negative feedback is used to widen the bandwidth as well as optimize circuit' s noise.Simulated results have shown that in 6 ~14GHz,this circuit achieves noise figure(NF) less than 3dB,gain of 17.8dB(+0.2dB),input and output reflection parameters of less than- 10 dB,and the K factor is above 1.15.     

A wideband CMOS variable gain low noise amplifier

In this paper, a novel structure of linear-in-dB gain control is introduced. Based on this structure, a wideband variable gain low noise amplifier (VGLNA) has been designed and implemented in 0.18μm RF CMOS technology. The measured results show a good linear-in-dB gain control characteristic with 15 dB dynamic range. It can operate in the frequency range of MHz and consumes 30mW from 1.8V power supply. The minimum noise figure is 4.1 dB at the 48～860 maximum gain and the input P1dB is greater than -16.5dBm.