一种改进的Gardner定时恢复算法研究

为了提高基于Gardner算法的定时同步系统的性能,采用Matlab和Simulink对该算法进行建模和仿真,针对定时同步环路中能够影响环路等效带宽的环路滤波器,提出了一种在定时同步的捕获和跟踪阶段具有不同等效带宽的环路滤波器结构,从而在缩短定时捕获时间的同时提高了跟踪阶段的同步精度（即减小了定时抖动）。通过与经典Gardner定时恢复算法的对比分析,验证了该结构的有效性。     

高稳定BPSK信号载波相位同步算法

基于二相相移键控(BPSK)信号幅度剧烈变化会严重影响数字锁相环的环路带宽和稳定性,提出了一种数字自动增益控制(AGC)和锁相环(PLL)联合的高稳定BPSK信号载波相位同步算法.采用指数增益放大非相关反馈自动增益控制环路对输入调制信号进行幅度调整,使输出AGC的调制信号幅度稳定在预定值,再将幅度稳定调制信号输入到数字三阶PLL进行精确载波相位估计.仿真结果表明,算法避免了数字三阶PLL由于调制信号幅度变化带来的环路不稳定,且在信噪比(SNR)动态范围内,保证环路噪声性能满足BPSK信号解调的要求.     

基于步进和量化调整的数字锁相法快速位同步

针对传统超前-滞后型数字锁相环实现同步速度较慢的缺点,提出了一种基于步进和量化调整的数字锁相法的快速位同步方法。该方法在FPGA平台上,通过综合使用步进和量化两种方式,来控制每个工作周期中分频器的脉冲调整数量,利用本地高频时钟进行二级分频得到输出的位同步信号。仿真结果表明基于FPGA的位同步系统能够稳定、快速的完成位同步功能,在保证系统稳定性的同时,值极大地缩短了系统的同步建立时间。     

激光通信数字环时隙同步器环路滤波器设计

以５１系列单片机为硬件平台，设计了均值法、三点法和筛选法三种数字环路滤波器算法，分析了采用这三种环路滤波器算法的数字锁相环时隙同步器的性能指标并进行了计算机仿真．仿真和实验结果表明，采用筛选法的时隙同步器具有较快的捕获速度和最好的抗噪性能，可用于强噪声环境下的激光水下通信系统     

数字通信接收机中载波同步的一种算法

提出数字通信接收机中,由2DPSK调制信号还原基带信号,解决好收发载波同步的一种算法.对中频信号(2DPSK)直接采样后,在DSP(数字信号处理器)中用软件完成正交数字下变频,并从产生的信号中估计出收发载波的频差,并经卡尔曼滤波后再结合数字锁相环可还原基带信号,较好地解决载波同步问题,达到载频捕获范围宽、同步跟踪速度快、环路噪声小的特点.     

基于可变带宽可控根FLL-PLL跟踪算法分析与仿真

在信号跟踪环节中,载波跟踪是关键部分,而载波跟踪的改进主要体现在载波环路滤波器的设计上.为了均衡载波同步的跟踪精度、环路带宽与快速同步3者之间的矛盾,提出了基于相位锁定检测量的自适应可变带宽的锁频环(FLL)与锁相环(PLL)相结合的跟踪方案,同时利用可控根法来完成数字环路滤波器参数的设计.由仿真结果得出可控根法可直接设计数字滤波器参数而不依赖模拟概念,同时基于自适应变带宽的锁频辅助锁相跟踪环路可以扩大锁定范围,适应更高动态,自适应变带宽可以在不影响锁定精度的条件下缩短锁定时间,达到快速同步.此方法可折中载波跟踪的各性能,达到平衡状态.     

一种结合高精度TDC的快速全数字锁相环

针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点.     

快速锁定的宽频带CMOS锁相环设计

设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs.     

基于数字延时锁相环的FPGA IO延时管理电路

本文提出了一种基于过采样量化器和换挡(Gear-Shift)控制机制的新颖的数字延时锁相环(DDLL),可以嵌入于FPGA芯片IO单元的延时管理系统,实现了IO单元数据通路延时的精确校正,分辨率达到78ps,可调节范围达4ns,满足FPGA芯片对高速串行接口协议复杂时序的兼容.DDLL使用独具特色的过采样量化器,仅使用1bit时间数字转换器(TDC)达到了98dB SNR,等效理论分辨率达16位,并引入了全新的Gear-Shift控制机制,对误差信息合理的加权实现快速精确的锁入,结合2阶巴特沃斯衰减的数字环路滤波器,实现全数字环路控制,较传统模拟延时锁相环,节省了芯片面积和功耗,同时对数字电路所产生的衬底噪声具有更好耐受.DDLL采用65nm数字工艺,嵌入复旦大学自主研发的FPGA芯片,经过后仿验证,锁定时间小于50cycles.     

扩频接收机的载波捕获跟踪算法的优化与实现

提出一种基于现场可编程门阵列的数字化扩频接收机的设计方案,并针对接收机中的捕获跟踪算法进行优化和实现;捕获过程分析采用基于快速傅里叶变换并行相关的方案;跟踪环路中采用二阶锁频环(FLL)辅助三阶锁相环(PLL)的载波跟踪环路,以实现在高动态环境下的载波同步;引入判决因子,调整FLL的断开时机,提出带宽调整的策略优化跟踪环路以提高跟踪环路的准确性。结果表明,在信号的信噪比为5 d B,码速率为1 kbps,多普勒频偏为±2 MHz,加速度为±800 Hz/s时,频率估计误差小于1 Hz,实现了高动态的微弱信号精确捕获跟踪。     

主动锁模光纤激光器的锁相电路的改进及仿真

对主动锁模光纤激光器的锁相环进行改进,提出一种新型的“变带宽锁相环”的设计结构。变带宽锁相环能够依据信号误差电压实时控制环路的带宽,使环路带宽随锁定信号的频率差动态改变,以达到快速捕捉和锁定信号的目的。Matlab仿真表明：锁相环的捕捉性能和跟踪性能提高,锁模光纤激光器的工作稳定性得到进一步改善。     

锁相环路工作原理

锁相环路PLL是一个能够跟踪输入信号位相变化,以消除频率误差为目的的闭环自动控制系统,锁相环路PLL主要由鉴相器PD、环路滤波器LF和压控振荡器VCO组成,工作原理主要是频率牵引和位相锁定。PLL在无线电技术的许多领域,如调制与解调、频率合成、数字同步系统等方面得到了广泛的应用,已经成为现代模拟与数字通信系统中不可缺少的基本部件。     

基于正过零鉴相的全数字锁相环的研究

介绍了数字锁相的主要方法,对正过零鉴相TMS320LF2407的全数字锁相环进行了数学建模,得到了简化模型.其模型对数字锁相环的参数设计有着非常重要的指导意义.仿真结果证明了该数字锁相环模型的可行性、稳定性与快速性.为提高数字锁相环的准确性,给出了处理量化误差的方法.     

基于Simulink的数字锁相环调频器研究与设计

现代通信系统,广泛地将锁相环应用在调频和解调技术上.鉴相器、环路低通滤波器、压控振荡器构成锁相环的主体.本文运用Matlab提供的Simulink仿真平台,直观地搭建出数字锁相环调频和解调器仿真图,验证了数字锁相系统的闭环信号跟踪特性.     

小数分频锁相环的杂散分析

利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下，提高输出信号频率分辨率，从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题，目前尚未见到对它进行的详细分析，详细分析了小数分频杂散产生的机理及它的影响，并提出了消除小数杂数的方法。     

数字锁相环与滤波技术在PWM整流器中的应用

三相电压型SVPWM整流器可采用基于MATLAB和FPGA的VHS-ADC高速数字信号处理平台建模,但建模时,三相静止坐标系到两相同步旋转坐标系的Park变换和两相旋转坐标系到两相静止坐标系的变换初相位不定,使变换不能顺利实现,另外,电网电压、电流采集时存在噪声,影响了系统稳定性。在常规的三相电压型SVPWM整流器模型基础上,增加数字锁相环以跟踪电网电压的相位和频率,增加FIR数字滤波器对信号进行处理,减少干扰。在VHS-ADC平台上设计了电压外环PI环节、电流内环PI环节和坐标变换模型。通过小功率实验,三相电压型SVPWM控制系统运行稳定,验证了数字锁相环和FIR数字滤波器应用于三相电压型SVPWM整流器的可行性。     

数字式可编程锁相环光栅信号倍频器

用微型计算机控制锁相环(PLL)可对计量光栅信号进行数字倍频。用这种技术产生的角度定标脉冲去量度齿轮传动链误差比用时钟脉冲合理,有助于提高光栅仪器的动态检测精度。     

一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.